arch/arm/plat-omap/gpio.c

   1 /*
   2  *  linux/arch/arm/plat-omap/gpio.c
   3  *
   4  * Support functions for OMAP GPIO
   5  *
   6  * Copyright (C) 2003-2005 Nokia Corporation
   7  * Written by Juha Yrjölä <juha.yrjola@nokia.com>
   8  *
   9  * This program is free software; you can redistribute it and/or modify
  10  * it under the terms of the GNU General Public License version 2 as
  11  * published by the Free Software Foundation.
  12  */
  13
  14 #include <linux/init.h>
  15 #include <linux/module.h>
  16 #include <linux/interrupt.h>
  17 #include <linux/sysdev.h>
  18 #include <linux/err.h>
  19 #include <linux/clk.h>
  20
  21 #include <asm/hardware.h>
  22 #include <asm/irq.h>
  23 #include <asm/arch/irqs.h>
  24 #include <asm/arch/gpio.h>
  25 #include <asm/mach/irq.h>
  26
  27 #include <asm/io.h>
  28
  29 /*
  30  * OMAP1510 GPIO registers
  31  */
  32 #define OMAP1510_GPIO_BASE              (void __iomem *)0xfffce000
  33 #define OMAP1510_GPIO_DATA_INPUT        0x00
  34 #define OMAP1510_GPIO_DATA_OUTPUT       0x04
  35 #define OMAP1510_GPIO_DIR_CONTROL       0x08
  36 #define OMAP1510_GPIO_INT_CONTROL       0x0c
  37 #define OMAP1510_GPIO_INT_MASK          0x10
  38 #define OMAP1510_GPIO_INT_STATUS        0x14
  39 #define OMAP1510_GPIO_PIN_CONTROL       0x18
  40
  41 #define OMAP1510_IH_GPIO_BASE           64
  42
  43 /*
  44  * OMAP1610 specific GPIO registers
  45  */
  46 #define OMAP1610_GPIO1_BASE             (void __iomem *)0xfffbe400
  47 #define OMAP1610_GPIO2_BASE             (void __iomem *)0xfffbec00
  48 #define OMAP1610_GPIO3_BASE             (void __iomem *)0xfffbb400
  49 #define OMAP1610_GPIO4_BASE             (void __iomem *)0xfffbbc00
  50 #define OMAP1610_GPIO_REVISION          0x0000
  51 #define OMAP1610_GPIO_SYSCONFIG         0x0010
  52 #define OMAP1610_GPIO_SYSSTATUS         0x0014
  53 #define OMAP1610_GPIO_IRQSTATUS1        0x0018
  54 #define OMAP1610_GPIO_IRQENABLE1        0x001c
  55 #define OMAP1610_GPIO_WAKEUPENABLE      0x0028
  56 #define OMAP1610_GPIO_DATAIN            0x002c
  57 #define OMAP1610_GPIO_DATAOUT           0x0030
  58 #define OMAP1610_GPIO_DIRECTION         0x0034
  59 #define OMAP1610_GPIO_EDGE_CTRL1        0x0038
  60 #define OMAP1610_GPIO_EDGE_CTRL2        0x003c
  61 #define OMAP1610_GPIO_CLEAR_IRQENABLE1  0x009c
  62 #define OMAP1610_GPIO_CLEAR_WAKEUPENA   0x00a8
  63 #define OMAP1610_GPIO_CLEAR_DATAOUT     0x00b0
  64 #define OMAP1610_GPIO_SET_IRQENABLE1    0x00dc
  65 #define OMAP1610_GPIO_SET_WAKEUPENA     0x00e8
  66 #define OMAP1610_GPIO_SET_DATAOUT       0x00f0
  67
  68 /*
  69  * OMAP730 specific GPIO registers
  70  */
  71 #define OMAP730_GPIO1_BASE              (void __iomem *)0xfffbc000
  72 #define OMAP730_GPIO2_BASE              (void __iomem *)0xfffbc800
  73 #define OMAP730_GPIO3_BASE              (void __iomem *)0xfffbd000
  74 #define OMAP730_GPIO4_BASE              (void __iomem *)0xfffbd800
  75 #define OMAP730_GPIO5_BASE              (void __iomem *)0xfffbe000
  76 #define OMAP730_GPIO6_BASE              (void __iomem *)0xfffbe800
  77 #define OMAP730_GPIO_DATA_INPUT         0x00
  78 #define OMAP730_GPIO_DATA_OUTPUT        0x04
  79 #define OMAP730_GPIO_DIR_CONTROL        0x08
  80 #define OMAP730_GPIO_INT_CONTROL        0x0c
  81 #define OMAP730_GPIO_INT_MASK           0x10
  82 #define OMAP730_GPIO_INT_STATUS         0x14
  83
  84 /*
  85  * omap24xx specific GPIO registers
  86  */
  87 #define OMAP242X_GPIO1_BASE             (void __iomem *)0x48018000
  88 #define OMAP242X_GPIO2_BASE             (void __iomem *)0x4801a000
  89 #define OMAP242X_GPIO3_BASE             (void __iomem *)0x4801c000
  90 #define OMAP242X_GPIO4_BASE             (void __iomem *)0x4801e000
  91
  92 #define OMAP243X_GPIO1_BASE             (void __iomem *)0x4900C000
  93 #define OMAP243X_GPIO2_BASE             (void __iomem *)0x4900E000
  94 #define OMAP243X_GPIO3_BASE             (void __iomem *)0x49010000
  95 #define OMAP243X_GPIO4_BASE             (void __iomem *)0x49012000
  96 #define OMAP243X_GPIO5_BASE             (void __iomem *)0x480B6000
  97
  98 #define OMAP24XX_GPIO_REVISION          0x0000
  99 #define OMAP24XX_GPIO_SYSCONFIG         0x0010
 100 #define OMAP24XX_GPIO_SYSSTATUS         0x0014
 101 #define OMAP24XX_GPIO_IRQSTATUS1        0x0018
 102 #define OMAP24XX_GPIO_IRQSTATUS2        0x0028
 103 #define OMAP24XX_GPIO_IRQENABLE2        0x002c
 104 #define OMAP24XX_GPIO_IRQENABLE1        0x001c
 105 #define OMAP24XX_GPIO_CTRL              0x0030
 106 #define OMAP24XX_GPIO_OE                0x0034
 107 #define OMAP24XX_GPIO_DATAIN            0x0038
 108 #define OMAP24XX_GPIO_DATAOUT           0x003c
 109 #define OMAP24XX_GPIO_LEVELDETECT0      0x0040
 110 #define OMAP24XX_GPIO_LEVELDETECT1      0x0044
 111 #define OMAP24XX_GPIO_RISINGDETECT      0x0048
 112 #define OMAP24XX_GPIO_FALLINGDETECT     0x004c
 113 #define OMAP24XX_GPIO_DEBOUNCE_EN       0x0050
 114 #define OMAP24XX_GPIO_DEBOUNCE_VAL      0x0054
 115 #define OMAP24XX_GPIO_CLEARIRQENABLE1   0x0060
 116 #define OMAP24XX_GPIO_SETIRQENABLE1     0x0064
 117 #define OMAP24XX_GPIO_CLEARWKUENA       0x0080
 118 #define OMAP24XX_GPIO_SETWKUENA         0x0084
 119 #define OMAP24XX_GPIO_CLEARDATAOUT      0x0090
 120 #define OMAP24XX_GPIO_SETDATAOUT        0x0094
 121
 122 /*
 123  * omap34xx specific GPIO registers
 124  */
 125
 126 #define OMAP34XX_GPIO1_BASE             (void __iomem *)0x48310000
 127 #define OMAP34XX_GPIO2_BASE             (void __iomem *)0x49050000
 128 #define OMAP34XX_GPIO3_BASE             (void __iomem *)0x49052000
 129 #define OMAP34XX_GPIO4_BASE             (void __iomem *)0x49054000
 130 #define OMAP34XX_GPIO5_BASE             (void __iomem *)0x49056000
 131 #define OMAP34XX_GPIO6_BASE             (void __iomem *)0x49058000
 132
 133
 134 struct gpio_bank {
 135         void __iomem *base;
 136         u16 irq;
 137         u16 virtual_irq_start;
 138         int method;
 139         u32 reserved_map;
 140 #if defined(CONFIG_ARCH_OMAP16XX) || defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 141         u32 suspend_wakeup;
 142         u32 saved_wakeup;
 143 #endif
 144 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 145         u32 non_wakeup_gpios;
 146         u32 enabled_non_wakeup_gpios;
 147
 148         u32 saved_datain;
 149         u32 saved_fallingdetect;
 150         u32 saved_risingdetect;
 151 #endif
 152         u32 level_mask;
 153         spinlock_t lock;
 154 };
 155
 156 #define METHOD_MPUIO            0
 157 #define METHOD_GPIO_1510        1
 158 #define METHOD_GPIO_1610        2
 159 #define METHOD_GPIO_730         3
 160 #define METHOD_GPIO_24XX        4
 161
 162 #ifdef CONFIG_ARCH_OMAP16XX
 163 static struct gpio_bank gpio_bank_1610[5] = {
 164         { OMAP_MPUIO_BASE,     INT_MPUIO,           IH_MPUIO_BASE,     METHOD_MPUIO},
 165         { OMAP1610_GPIO1_BASE, INT_GPIO_BANK1,      IH_GPIO_BASE,      METHOD_GPIO_1610 },
 166         { OMAP1610_GPIO2_BASE, INT_1610_GPIO_BANK2, IH_GPIO_BASE + 16, METHOD_GPIO_1610 },
 167         { OMAP1610_GPIO3_BASE, INT_1610_GPIO_BANK3, IH_GPIO_BASE + 32, METHOD_GPIO_1610 },
 168         { OMAP1610_GPIO4_BASE, INT_1610_GPIO_BANK4, IH_GPIO_BASE + 48, METHOD_GPIO_1610 },
 169 };
 170 #endif
 171
 172 #ifdef CONFIG_ARCH_OMAP15XX
 173 static struct gpio_bank gpio_bank_1510[2] = {
 174         { OMAP_MPUIO_BASE,    INT_MPUIO,      IH_MPUIO_BASE, METHOD_MPUIO },
 175         { OMAP1510_GPIO_BASE, INT_GPIO_BANK1, IH_GPIO_BASE,  METHOD_GPIO_1510 }
 176 };
 177 #endif
 178
 179 #ifdef CONFIG_ARCH_OMAP730
 180 static struct gpio_bank gpio_bank_730[7] = {
 181         { OMAP_MPUIO_BASE,     INT_730_MPUIO,       IH_MPUIO_BASE,      METHOD_MPUIO },
 182         { OMAP730_GPIO1_BASE,  INT_730_GPIO_BANK1,  IH_GPIO_BASE,       METHOD_GPIO_730 },
 183         { OMAP730_GPIO2_BASE,  INT_730_GPIO_BANK2,  IH_GPIO_BASE + 32,  METHOD_GPIO_730 },
 184         { OMAP730_GPIO3_BASE,  INT_730_GPIO_BANK3,  IH_GPIO_BASE + 64,  METHOD_GPIO_730 },
 185         { OMAP730_GPIO4_BASE,  INT_730_GPIO_BANK4,  IH_GPIO_BASE + 96,  METHOD_GPIO_730 },
 186         { OMAP730_GPIO5_BASE,  INT_730_GPIO_BANK5,  IH_GPIO_BASE + 128, METHOD_GPIO_730 },
 187         { OMAP730_GPIO6_BASE,  INT_730_GPIO_BANK6,  IH_GPIO_BASE + 160, METHOD_GPIO_730 },
 188 };
 189 #endif
 190
 191 #ifdef CONFIG_ARCH_OMAP24XX
 192
 193 static struct gpio_bank gpio_bank_242x[4] = {
 194         { OMAP242X_GPIO1_BASE, INT_24XX_GPIO_BANK1, IH_GPIO_BASE,       METHOD_GPIO_24XX },
 195         { OMAP242X_GPIO2_BASE, INT_24XX_GPIO_BANK2, IH_GPIO_BASE + 32,  METHOD_GPIO_24XX },
 196         { OMAP242X_GPIO3_BASE, INT_24XX_GPIO_BANK3, IH_GPIO_BASE + 64,  METHOD_GPIO_24XX },
 197         { OMAP242X_GPIO4_BASE, INT_24XX_GPIO_BANK4, IH_GPIO_BASE + 96,  METHOD_GPIO_24XX },
 198 };
 199
 200 static struct gpio_bank gpio_bank_243x[5] = {
 201         { OMAP243X_GPIO1_BASE, INT_24XX_GPIO_BANK1, IH_GPIO_BASE,       METHOD_GPIO_24XX },
 202         { OMAP243X_GPIO2_BASE, INT_24XX_GPIO_BANK2, IH_GPIO_BASE + 32,  METHOD_GPIO_24XX },
 203         { OMAP243X_GPIO3_BASE, INT_24XX_GPIO_BANK3, IH_GPIO_BASE + 64,  METHOD_GPIO_24XX },
 204         { OMAP243X_GPIO4_BASE, INT_24XX_GPIO_BANK4, IH_GPIO_BASE + 96,  METHOD_GPIO_24XX },
 205         { OMAP243X_GPIO5_BASE, INT_24XX_GPIO_BANK5, IH_GPIO_BASE + 128, METHOD_GPIO_24XX },
 206 };
 207
 208 #endif
 209
 210 #ifdef CONFIG_ARCH_OMAP34XX
 211 static struct gpio_bank gpio_bank_34xx[6] = {
 212         { OMAP34XX_GPIO1_BASE, INT_34XX_GPIO_BANK1, IH_GPIO_BASE,       METHOD_GPIO_24XX },
 213         { OMAP34XX_GPIO2_BASE, INT_34XX_GPIO_BANK2, IH_GPIO_BASE + 32,  METHOD_GPIO_24XX },
 214         { OMAP34XX_GPIO3_BASE, INT_34XX_GPIO_BANK3, IH_GPIO_BASE + 64,  METHOD_GPIO_24XX },
 215         { OMAP34XX_GPIO4_BASE, INT_34XX_GPIO_BANK4, IH_GPIO_BASE + 96,  METHOD_GPIO_24XX },
 216         { OMAP34XX_GPIO5_BASE, INT_34XX_GPIO_BANK5, IH_GPIO_BASE + 128, METHOD_GPIO_24XX },
 217         { OMAP34XX_GPIO6_BASE, INT_34XX_GPIO_BANK6, IH_GPIO_BASE + 160, METHOD_GPIO_24XX },
 218 };
 219
 220 #endif
 221
 222 static struct gpio_bank *gpio_bank;
 223 static int gpio_bank_count;
 224
 225 static inline struct gpio_bank *get_gpio_bank(int gpio)
 226 {
 227         if (cpu_is_omap15xx()) {
 228                 if (OMAP_GPIO_IS_MPUIO(gpio))
 229                         return &gpio_bank[0];
 230                 return &gpio_bank[1];
 231         }
 232         if (cpu_is_omap16xx()) {
 233                 if (OMAP_GPIO_IS_MPUIO(gpio))
 234                         return &gpio_bank[0];
 235                 return &gpio_bank[1 + (gpio >> 4)];
 236         }
 237         if (cpu_is_omap730()) {
 238                 if (OMAP_GPIO_IS_MPUIO(gpio))
 239                         return &gpio_bank[0];
 240                 return &gpio_bank[1 + (gpio >> 5)];
 241         }
 242         if (cpu_is_omap24xx())
 243                 return &gpio_bank[gpio >> 5];
 244         if (cpu_is_omap34xx())
 245                 return &gpio_bank[gpio >> 5];
 246 }
 247
 248 static inline int get_gpio_index(int gpio)
 249 {
 250         if (cpu_is_omap730())
 251                 return gpio & 0x1f;
 252         if (cpu_is_omap24xx())
 253                 return gpio & 0x1f;
 254         if (cpu_is_omap34xx())
 255                 return gpio & 0x1f;
 256         return gpio & 0x0f;
 257 }
 258
 259 static inline int gpio_valid(int gpio)
 260 {
 261         if (gpio < 0)
 262                 return -1;
 263         if (cpu_class_is_omap1() && OMAP_GPIO_IS_MPUIO(gpio)) {
 264                 if (gpio >= OMAP_MAX_GPIO_LINES + 16)
 265                         return -1;
 266                 return 0;
 267         }
 268         if (cpu_is_omap15xx() && gpio < 16)
 269                 return 0;
 270         if ((cpu_is_omap16xx()) && gpio < 64)
 271                 return 0;
 272         if (cpu_is_omap730() && gpio < 192)
 273                 return 0;
 274         if (cpu_is_omap24xx() && gpio < 128)
 275                 return 0;
 276         if (cpu_is_omap34xx() && gpio < 160)
 277                 return 0;
 278         return -1;
 279 }
 280
 281 static int check_gpio(int gpio)
 282 {
 283         if (unlikely(gpio_valid(gpio)) < 0) {
 284                 printk(KERN_ERR "omap-gpio: invalid GPIO %d\n", gpio);
 285                 dump_stack();
 286                 return -1;
 287         }
 288         return 0;
 289 }
 290
 291 static void _set_gpio_direction(struct gpio_bank *bank, int gpio, int is_input)
 292 {
 293         void __iomem *reg = bank->base;
 294         u32 l;
 295
 296         switch (bank->method) {
 297 #ifdef CONFIG_ARCH_OMAP1
 298         case METHOD_MPUIO:
 299                 reg += OMAP_MPUIO_IO_CNTL;
 300                 break;
 301 #endif
 302 #ifdef CONFIG_ARCH_OMAP15XX
 303         case METHOD_GPIO_1510:
 304                 reg += OMAP1510_GPIO_DIR_CONTROL;
 305                 break;
 306 #endif
 307 #ifdef CONFIG_ARCH_OMAP16XX
 308         case METHOD_GPIO_1610:
 309                 reg += OMAP1610_GPIO_DIRECTION;
 310                 break;
 311 #endif
 312 #ifdef CONFIG_ARCH_OMAP730
 313         case METHOD_GPIO_730:
 314                 reg += OMAP730_GPIO_DIR_CONTROL;
 315                 break;
 316 #endif
 317 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 318         case METHOD_GPIO_24XX:
 319                 reg += OMAP24XX_GPIO_OE;
 320                 break;
 321 #endif
 322         default:
 323                 WARN_ON(1);
 324                 return;
 325         }
 326         l = __raw_readl(reg);
 327         if (is_input)
 328                 l |= 1 << gpio;
 329         else
 330                 l &= ~(1 << gpio);
 331         __raw_writel(l, reg);
 332 }
 333
 334 void omap_set_gpio_direction(int gpio, int is_input)
 335 {
 336         struct gpio_bank *bank;
 337
 338         if (check_gpio(gpio) < 0)
 339                 return;
 340         bank = get_gpio_bank(gpio);
 341         spin_lock(&bank->lock);
 342         _set_gpio_direction(bank, get_gpio_index(gpio), is_input);
 343         spin_unlock(&bank->lock);
 344 }
 345
 346 static void _set_gpio_dataout(struct gpio_bank *bank, int gpio, int enable)
 347 {
 348         void __iomem *reg = bank->base;
 349         u32 l = 0;
 350
 351         switch (bank->method) {
 352 #ifdef CONFIG_ARCH_OMAP1
 353         case METHOD_MPUIO:
 354                 reg += OMAP_MPUIO_OUTPUT;
 355                 l = __raw_readl(reg);
 356                 if (enable)
 357                         l |= 1 << gpio;
 358                 else
 359                         l &= ~(1 << gpio);
 360                 break;
 361 #endif
 362 #ifdef CONFIG_ARCH_OMAP15XX
 363         case METHOD_GPIO_1510:
 364                 reg += OMAP1510_GPIO_DATA_OUTPUT;
 365                 l = __raw_readl(reg);
 366                 if (enable)
 367                         l |= 1 << gpio;
 368                 else
 369                         l &= ~(1 << gpio);
 370                 break;
 371 #endif
 372 #ifdef CONFIG_ARCH_OMAP16XX
 373         case METHOD_GPIO_1610:
 374                 if (enable)
 375                         reg += OMAP1610_GPIO_SET_DATAOUT;
 376                 else
 377                         reg += OMAP1610_GPIO_CLEAR_DATAOUT;
 378                 l = 1 << gpio;
 379                 break;
 380 #endif
 381 #ifdef CONFIG_ARCH_OMAP730
 382         case METHOD_GPIO_730:
 383                 reg += OMAP730_GPIO_DATA_OUTPUT;
 384                 l = __raw_readl(reg);
 385                 if (enable)
 386                         l |= 1 << gpio;
 387                 else
 388                         l &= ~(1 << gpio);
 389                 break;
 390 #endif
 391 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 392         case METHOD_GPIO_24XX:
 393                 if (enable)
 394                         reg += OMAP24XX_GPIO_SETDATAOUT;
 395                 else
 396                         reg += OMAP24XX_GPIO_CLEARDATAOUT;
 397                 l = 1 << gpio;
 398                 break;
 399 #endif
 400         default:
 401                 WARN_ON(1);
 402                 return;
 403         }
 404         __raw_writel(l, reg);
 405 }
 406
 407 void omap_set_gpio_dataout(int gpio, int enable)
 408 {
 409         struct gpio_bank *bank;
 410
 411         if (check_gpio(gpio) < 0)
 412                 return;
 413         bank = get_gpio_bank(gpio);
 414         spin_lock(&bank->lock);
 415         _set_gpio_dataout(bank, get_gpio_index(gpio), enable);
 416         spin_unlock(&bank->lock);
 417 }
 418
 419 int omap_get_gpio_datain(int gpio)
 420 {
 421         struct gpio_bank *bank;
 422         void __iomem *reg;
 423
 424         if (check_gpio(gpio) < 0)
 425                 return -EINVAL;
 426         bank = get_gpio_bank(gpio);
 427         reg = bank->base;
 428         switch (bank->method) {
 429 #ifdef CONFIG_ARCH_OMAP1
 430         case METHOD_MPUIO:
 431                 reg += OMAP_MPUIO_INPUT_LATCH;
 432                 break;
 433 #endif
 434 #ifdef CONFIG_ARCH_OMAP15XX
 435         case METHOD_GPIO_1510:
 436                 reg += OMAP1510_GPIO_DATA_INPUT;
 437                 break;
 438 #endif
 439 #ifdef CONFIG_ARCH_OMAP16XX
 440         case METHOD_GPIO_1610:
 441                 reg += OMAP1610_GPIO_DATAIN;
 442                 break;
 443 #endif
 444 #ifdef CONFIG_ARCH_OMAP730
 445         case METHOD_GPIO_730:
 446                 reg += OMAP730_GPIO_DATA_INPUT;
 447                 break;
 448 #endif
 449 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 450         case METHOD_GPIO_24XX:
 451                 reg += OMAP24XX_GPIO_DATAIN;
 452                 break;
 453 #endif
 454         default:
 455                 return -EINVAL;
 456         }
 457         return (__raw_readl(reg)
 458                         & (1 << get_gpio_index(gpio))) != 0;
 459 }
 460
 461 #define MOD_REG_BIT(reg, bit_mask, set) \
 462 do {    \
 463         int l = __raw_readl(base + reg); \
 464         if (set) l |= bit_mask; \
 465         else l &= ~bit_mask; \
 466         __raw_writel(l, base + reg); \
 467 } while(0)
 468
 469 void omap_set_gpio_debounce(int gpio, int enable)
 470 {
 471         struct gpio_bank *bank;
 472         void __iomem *reg;
 473         u32 val, l = 1 << get_gpio_index(gpio);
 474
 475         if (cpu_class_is_omap1())
 476                 return;
 477
 478         bank = get_gpio_bank(gpio);
 479         reg = bank->base;
 480
 481         reg += OMAP24XX_GPIO_DEBOUNCE_EN;
 482         val = __raw_readl(reg);
 483
 484         if (enable)
 485                 val |= l;
 486         else
 487                 val &= ~l;
 488
 489         __raw_writel(val, reg);
 490 }
 491 EXPORT_SYMBOL(omap_set_gpio_debounce);
 492
 493 void omap_set_gpio_debounce_time(int gpio, int enc_time)
 494 {
 495         struct gpio_bank *bank;
 496         void __iomem *reg;
 497
 498         if (cpu_class_is_omap1())
 499                 return;
 500
 501         bank = get_gpio_bank(gpio);
 502         reg = bank->base;
 503
 504         enc_time &= 0xff;
 505         reg += OMAP24XX_GPIO_DEBOUNCE_VAL;
 506         __raw_writel(enc_time, reg);
 507 }
 508 EXPORT_SYMBOL(omap_set_gpio_debounce_time);
 509
 510 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 511 static inline void set_24xx_gpio_triggering(struct gpio_bank *bank, int gpio,
 512                                                 int trigger)
 513 {
 514         void __iomem *base = bank->base;
 515         u32 gpio_bit = 1 << gpio;
 516
 517         MOD_REG_BIT(OMAP24XX_GPIO_LEVELDETECT0, gpio_bit,
 518                 trigger & __IRQT_LOWLVL);
 519         MOD_REG_BIT(OMAP24XX_GPIO_LEVELDETECT1, gpio_bit,
 520                 trigger & __IRQT_HIGHLVL);
 521         MOD_REG_BIT(OMAP24XX_GPIO_RISINGDETECT, gpio_bit,
 522                 trigger & __IRQT_RISEDGE);
 523         MOD_REG_BIT(OMAP24XX_GPIO_FALLINGDETECT, gpio_bit,
 524                 trigger & __IRQT_FALEDGE);
 525
 526         if (likely(!(bank->non_wakeup_gpios & gpio_bit))) {
 527                 if (trigger != 0)
 528                         __raw_writel(1 << gpio, bank->base
 529                                         + OMAP24XX_GPIO_SETWKUENA);
 530                 else
 531                         __raw_writel(1 << gpio, bank->base
 532                                         + OMAP24XX_GPIO_CLEARWKUENA);
 533         } else {
 534                 if (trigger != 0)
 535                         bank->enabled_non_wakeup_gpios |= gpio_bit;
 536                 else
 537                         bank->enabled_non_wakeup_gpios &= ~gpio_bit;
 538         }
 539
 540         bank->level_mask =
 541                 __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT0) |
 542                 __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT1);
 543 }
 544 #endif
 545
 546 static int _set_gpio_triggering(struct gpio_bank *bank, int gpio, int trigger)
 547 {
 548         void __iomem *reg = bank->base;
 549         u32 l = 0;
 550
 551         switch (bank->method) {
 552 #ifdef CONFIG_ARCH_OMAP1
 553         case METHOD_MPUIO:
 554                 reg += OMAP_MPUIO_GPIO_INT_EDGE;
 555                 l = __raw_readl(reg);
 556                 if (trigger & __IRQT_RISEDGE)
 557                         l |= 1 << gpio;
 558                 else if (trigger & __IRQT_FALEDGE)
 559                         l &= ~(1 << gpio);
 560                 else
 561                         goto bad;
 562                 break;
 563 #endif
 564 #ifdef CONFIG_ARCH_OMAP15XX
 565         case METHOD_GPIO_1510:
 566                 reg += OMAP1510_GPIO_INT_CONTROL;
 567                 l = __raw_readl(reg);
 568                 if (trigger & __IRQT_RISEDGE)
 569                         l |= 1 << gpio;
 570                 else if (trigger & __IRQT_FALEDGE)
 571                         l &= ~(1 << gpio);
 572                 else
 573                         goto bad;
 574                 break;
 575 #endif
 576 #ifdef CONFIG_ARCH_OMAP16XX
 577         case METHOD_GPIO_1610:
 578                 if (gpio & 0x08)
 579                         reg += OMAP1610_GPIO_EDGE_CTRL2;
 580                 else
 581                         reg += OMAP1610_GPIO_EDGE_CTRL1;
 582                 gpio &= 0x07;
 583                 l = __raw_readl(reg);
 584                 l &= ~(3 << (gpio << 1));
 585                 if (trigger & __IRQT_RISEDGE)
 586                         l |= 2 << (gpio << 1);
 587                 if (trigger & __IRQT_FALEDGE)
 588                         l |= 1 << (gpio << 1);
 589                 if (trigger)
 590                         /* Enable wake-up during idle for dynamic tick */
 591                         __raw_writel(1 << gpio, bank->base + OMAP1610_GPIO_SET_WAKEUPENA);
 592                 else
 593                         __raw_writel(1 << gpio, bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA);
 594                 break;
 595 #endif
 596 #ifdef CONFIG_ARCH_OMAP730
 597         case METHOD_GPIO_730:
 598                 reg += OMAP730_GPIO_INT_CONTROL;
 599                 l = __raw_readl(reg);
 600                 if (trigger & __IRQT_RISEDGE)
 601                         l |= 1 << gpio;
 602                 else if (trigger & __IRQT_FALEDGE)
 603                         l &= ~(1 << gpio);
 604                 else
 605                         goto bad;
 606                 break;
 607 #endif
 608 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 609         case METHOD_GPIO_24XX:
 610                 set_24xx_gpio_triggering(bank, gpio, trigger);
 611                 break;
 612 #endif
 613         default:
 614                 goto bad;
 615         }
 616         __raw_writel(l, reg);
 617         return 0;
 618 bad:
 619         return -EINVAL;
 620 }
 621
 622 static int gpio_irq_type(unsigned irq, unsigned type)
 623 {
 624         struct gpio_bank *bank;
 625         unsigned gpio;
 626         int retval;
 627
 628         if (!cpu_class_is_omap2() && irq > IH_MPUIO_BASE)
 629                 gpio = OMAP_MPUIO(irq - IH_MPUIO_BASE);
 630         else
 631                 gpio = irq - IH_GPIO_BASE;
 632
 633         if (check_gpio(gpio) < 0)
 634                 return -EINVAL;
 635
 636         if (type & ~IRQ_TYPE_SENSE_MASK)
 637                 return -EINVAL;
 638
 639         /* OMAP1 allows only only edge triggering */
 640         if (!cpu_class_is_omap2()
 641                         && (type & (IRQ_TYPE_LEVEL_LOW|IRQ_TYPE_LEVEL_HIGH)))
 642                 return -EINVAL;
 643
 644         bank = get_irq_chip_data(irq);
 645         spin_lock(&bank->lock);
 646         retval = _set_gpio_triggering(bank, get_gpio_index(gpio), type);
 647         if (retval == 0) {
 648                 irq_desc[irq].status &= ~IRQ_TYPE_SENSE_MASK;
 649                 irq_desc[irq].status |= type;
 650         }
 651         spin_unlock(&bank->lock);
 652
 653         if (type & (IRQ_TYPE_LEVEL_LOW | IRQ_TYPE_LEVEL_HIGH))
 654                 __set_irq_handler_unlocked(irq, handle_level_irq);
 655         else if (type & (IRQ_TYPE_EDGE_FALLING | IRQ_TYPE_EDGE_RISING))
 656                 __set_irq_handler_unlocked(irq, handle_edge_irq);
 657
 658         return retval;
 659 }
 660
 661 static void _clear_gpio_irqbank(struct gpio_bank *bank, int gpio_mask)
 662 {
 663         void __iomem *reg = bank->base;
 664
 665         switch (bank->method) {
 666 #ifdef CONFIG_ARCH_OMAP1
 667         case METHOD_MPUIO:
 668                 /* MPUIO irqstatus is reset by reading the status register,
 669                  * so do nothing here */
 670                 return;
 671 #endif
 672 #ifdef CONFIG_ARCH_OMAP15XX
 673         case METHOD_GPIO_1510:
 674                 reg += OMAP1510_GPIO_INT_STATUS;
 675                 break;
 676 #endif
 677 #ifdef CONFIG_ARCH_OMAP16XX
 678         case METHOD_GPIO_1610:
 679                 reg += OMAP1610_GPIO_IRQSTATUS1;
 680                 break;
 681 #endif
 682 #ifdef CONFIG_ARCH_OMAP730
 683         case METHOD_GPIO_730:
 684                 reg += OMAP730_GPIO_INT_STATUS;
 685                 break;
 686 #endif
 687 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 688         case METHOD_GPIO_24XX:
 689                 reg += OMAP24XX_GPIO_IRQSTATUS1;
 690                 break;
 691 #endif
 692         default:
 693                 WARN_ON(1);
 694                 return;
 695         }
 696         __raw_writel(gpio_mask, reg);
 697
 698         /* Workaround for clearing DSP GPIO interrupts to allow retention */
 699 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 700         if (cpu_is_omap24xx() || cpu_is_omap34xx())
 701                 __raw_writel(gpio_mask, bank->base + OMAP24XX_GPIO_IRQSTATUS2);
 702 #endif
 703 }
 704
 705 static inline void _clear_gpio_irqstatus(struct gpio_bank *bank, int gpio)
 706 {
 707         _clear_gpio_irqbank(bank, 1 << get_gpio_index(gpio));
 708 }
 709
 710 static u32 _get_gpio_irqbank_mask(struct gpio_bank *bank)
 711 {
 712         void __iomem *reg = bank->base;
 713         int inv = 0;
 714         u32 l;
 715         u32 mask;
 716
 717         switch (bank->method) {
 718 #ifdef CONFIG_ARCH_OMAP1
 719         case METHOD_MPUIO:
 720                 reg += OMAP_MPUIO_GPIO_MASKIT;
 721                 mask = 0xffff;
 722                 inv = 1;
 723                 break;
 724 #endif
 725 #ifdef CONFIG_ARCH_OMAP15XX
 726         case METHOD_GPIO_1510:
 727                 reg += OMAP1510_GPIO_INT_MASK;
 728                 mask = 0xffff;
 729                 inv = 1;
 730                 break;
 731 #endif
 732 #ifdef CONFIG_ARCH_OMAP16XX
 733         case METHOD_GPIO_1610:
 734                 reg += OMAP1610_GPIO_IRQENABLE1;
 735                 mask = 0xffff;
 736                 break;
 737 #endif
 738 #ifdef CONFIG_ARCH_OMAP730
 739         case METHOD_GPIO_730:
 740                 reg += OMAP730_GPIO_INT_MASK;
 741                 mask = 0xffffffff;
 742                 inv = 1;
 743                 break;
 744 #endif
 745 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 746         case METHOD_GPIO_24XX:
 747                 reg += OMAP24XX_GPIO_IRQENABLE1;
 748                 mask = 0xffffffff;
 749                 break;
 750 #endif
 751         default:
 752                 WARN_ON(1);
 753                 return 0;
 754         }
 755
 756         l = __raw_readl(reg);
 757         if (inv)
 758                 l = ~l;
 759         l &= mask;
 760         return l;
 761 }
 762
 763 static void _enable_gpio_irqbank(struct gpio_bank *bank, int gpio_mask, int enable)
 764 {
 765         void __iomem *reg = bank->base;
 766         u32 l;
 767
 768         switch (bank->method) {
 769 #ifdef CONFIG_ARCH_OMAP1
 770         case METHOD_MPUIO:
 771                 reg += OMAP_MPUIO_GPIO_MASKIT;
 772                 l = __raw_readl(reg);
 773                 if (enable)
 774                         l &= ~(gpio_mask);
 775                 else
 776                         l |= gpio_mask;
 777                 break;
 778 #endif
 779 #ifdef CONFIG_ARCH_OMAP15XX
 780         case METHOD_GPIO_1510:
 781                 reg += OMAP1510_GPIO_INT_MASK;
 782                 l = __raw_readl(reg);
 783                 if (enable)
 784                         l &= ~(gpio_mask);
 785                 else
 786                         l |= gpio_mask;
 787                 break;
 788 #endif
 789 #ifdef CONFIG_ARCH_OMAP16XX
 790         case METHOD_GPIO_1610:
 791                 if (enable)
 792                         reg += OMAP1610_GPIO_SET_IRQENABLE1;
 793                 else
 794                         reg += OMAP1610_GPIO_CLEAR_IRQENABLE1;
 795                 l = gpio_mask;
 796                 break;
 797 #endif
 798 #ifdef CONFIG_ARCH_OMAP730
 799         case METHOD_GPIO_730:
 800                 reg += OMAP730_GPIO_INT_MASK;
 801                 l = __raw_readl(reg);
 802                 if (enable)
 803                         l &= ~(gpio_mask);
 804                 else
 805                         l |= gpio_mask;
 806                 break;
 807 #endif
 808 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 809         case METHOD_GPIO_24XX:
 810                 if (enable)
 811                         reg += OMAP24XX_GPIO_SETIRQENABLE1;
 812                 else
 813                         reg += OMAP24XX_GPIO_CLEARIRQENABLE1;
 814                 l = gpio_mask;
 815                 break;
 816 #endif
 817         default:
 818                 WARN_ON(1);
 819                 return;
 820         }
 821         __raw_writel(l, reg);
 822 }
 823
 824 static inline void _set_gpio_irqenable(struct gpio_bank *bank, int gpio, int enable)
 825 {
 826         _enable_gpio_irqbank(bank, 1 << get_gpio_index(gpio), enable);
 827 }
 828
 829 /*
 830  * Note that ENAWAKEUP needs to be enabled in GPIO_SYSCONFIG register.
 831  * 1510 does not seem to have a wake-up register. If JTAG is connected
 832  * to the target, system will wake up always on GPIO events. While
 833  * system is running all registered GPIO interrupts need to have wake-up
 834  * enabled. When system is suspended, only selected GPIO interrupts need
 835  * to have wake-up enabled.
 836  */
 837 static int _set_gpio_wakeup(struct gpio_bank *bank, int gpio, int enable)
 838 {
 839         switch (bank->method) {
 840 #ifdef CONFIG_ARCH_OMAP16XX
 841         case METHOD_MPUIO:
 842         case METHOD_GPIO_1610:
 843                 spin_lock(&bank->lock);
 844                 if (enable) {
 845                         bank->suspend_wakeup |= (1 << gpio);
 846                         enable_irq_wake(bank->irq);
 847                 } else {
 848                         disable_irq_wake(bank->irq);
 849                         bank->suspend_wakeup &= ~(1 << gpio);
 850                 }
 851                 spin_unlock(&bank->lock);
 852                 return 0;
 853 #endif
 854 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 855         case METHOD_GPIO_24XX:
 856                 if (bank->non_wakeup_gpios & (1 << gpio)) {
 857                         printk(KERN_ERR "Unable to modify wakeup on "
 858                                         "non-wakeup GPIO%d\n",
 859                                         (bank - gpio_bank) * 32 + gpio);
 860                         return -EINVAL;
 861                 }
 862                 spin_lock(&bank->lock);
 863                 if (enable) {
 864                         bank->suspend_wakeup |= (1 << gpio);
 865                         enable_irq_wake(bank->irq);
 866                 } else {
 867                         disable_irq_wake(bank->irq);
 868                         bank->suspend_wakeup &= ~(1 << gpio);
 869                 }
 870                 spin_unlock(&bank->lock);
 871                 return 0;
 872 #endif
 873         default:
 874                 printk(KERN_ERR "Can't enable GPIO wakeup for method %i\n",
 875                        bank->method);
 876                 return -EINVAL;
 877         }
 878 }
 879
 880 static void _reset_gpio(struct gpio_bank *bank, int gpio)
 881 {
 882         _set_gpio_direction(bank, get_gpio_index(gpio), 1);
 883         _set_gpio_irqenable(bank, gpio, 0);
 884         _clear_gpio_irqstatus(bank, gpio);
 885         _set_gpio_triggering(bank, get_gpio_index(gpio), IRQT_NOEDGE);
 886 }
 887
 888 /* Use disable_irq_wake() and enable_irq_wake() functions from drivers */
 889 static int gpio_wake_enable(unsigned int irq, unsigned int enable)
 890 {
 891         unsigned int gpio = irq - IH_GPIO_BASE;
 892         struct gpio_bank *bank;
 893         int retval;
 894
 895         if (check_gpio(gpio) < 0)
 896                 return -ENODEV;
 897         bank = get_irq_chip_data(irq);
 898         retval = _set_gpio_wakeup(bank, get_gpio_index(gpio), enable);
 899
 900         return retval;
 901 }
 902
 903 int omap_request_gpio(int gpio)
 904 {
 905         struct gpio_bank *bank;
 906
 907         if (check_gpio(gpio) < 0)
 908                 return -EINVAL;
 909
 910         bank = get_gpio_bank(gpio);
 911         spin_lock(&bank->lock);
 912         if (unlikely(bank->reserved_map & (1 << get_gpio_index(gpio)))) {
 913                 printk(KERN_ERR "omap-gpio: GPIO %d is already reserved!\n", gpio);
 914                 dump_stack();
 915                 spin_unlock(&bank->lock);
 916                 return -1;
 917         }
 918         bank->reserved_map |= (1 << get_gpio_index(gpio));
 919
 920         /* Set trigger to none. You need to enable the desired trigger with
 921          * request_irq() or set_irq_type().
 922          */
 923         _set_gpio_triggering(bank, get_gpio_index(gpio), IRQT_NOEDGE);
 924
 925 #ifdef CONFIG_ARCH_OMAP15XX
 926         if (bank->method == METHOD_GPIO_1510) {
 927                 void __iomem *reg;
 928
 929                 /* Claim the pin for MPU */
 930                 reg = bank->base + OMAP1510_GPIO_PIN_CONTROL;
 931                 __raw_writel(__raw_readl(reg) | (1 << get_gpio_index(gpio)), reg);
 932         }
 933 #endif
 934         spin_unlock(&bank->lock);
 935
 936         return 0;
 937 }
 938
 939 void omap_free_gpio(int gpio)
 940 {
 941         struct gpio_bank *bank;
 942
 943         if (check_gpio(gpio) < 0)
 944                 return;
 945         bank = get_gpio_bank(gpio);
 946         spin_lock(&bank->lock);
 947         if (unlikely(!(bank->reserved_map & (1 << get_gpio_index(gpio))))) {
 948                 printk(KERN_ERR "omap-gpio: GPIO %d wasn't reserved!\n", gpio);
 949                 dump_stack();
 950                 spin_unlock(&bank->lock);
 951                 return;
 952         }
 953 #ifdef CONFIG_ARCH_OMAP16XX
 954         if (bank->method == METHOD_GPIO_1610) {
 955                 /* Disable wake-up during idle for dynamic tick */
 956                 void __iomem *reg = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
 957                 __raw_writel(1 << get_gpio_index(gpio), reg);
 958         }
 959 #endif
 960 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 961         if (bank->method == METHOD_GPIO_24XX) {
 962                 /* Disable wake-up during idle for dynamic tick */
 963                 void __iomem *reg = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
 964                 __raw_writel(1 << get_gpio_index(gpio), reg);
 965         }
 966 #endif
 967         bank->reserved_map &= ~(1 << get_gpio_index(gpio));
 968         _reset_gpio(bank, gpio);
 969         spin_unlock(&bank->lock);
 970 }
 971
 972 /*
 973  * We need to unmask the GPIO bank interrupt as soon as possible to
 974  * avoid missing GPIO interrupts for other lines in the bank.
 975  * Then we need to mask-read-clear-unmask the triggered GPIO lines
 976  * in the bank to avoid missing nested interrupts for a GPIO line.
 977  * If we wait to unmask individual GPIO lines in the bank after the
 978  * line's interrupt handler has been run, we may miss some nested
 979  * interrupts.
 980  */
 981 static void gpio_irq_handler(unsigned int irq, struct irq_desc *desc)
 982 {
 983         void __iomem *isr_reg = NULL;
 984         u32 isr;
 985         unsigned int gpio_irq;
 986         struct gpio_bank *bank;
 987         u32 retrigger = 0;
 988         int unmasked = 0;
 989
 990         desc->chip->ack(irq);
 991
 992         bank = get_irq_data(irq);
 993 #ifdef CONFIG_ARCH_OMAP1
 994         if (bank->method == METHOD_MPUIO)
 995                 isr_reg = bank->base + OMAP_MPUIO_GPIO_INT;
 996 #endif
 997 #ifdef CONFIG_ARCH_OMAP15XX
 998         if (bank->method == METHOD_GPIO_1510)
 999                 isr_reg = bank->base + OMAP1510_GPIO_INT_STATUS;
1000 #endif
1001 #if defined(CONFIG_ARCH_OMAP16XX)
1002         if (bank->method == METHOD_GPIO_1610)
1003                 isr_reg = bank->base + OMAP1610_GPIO_IRQSTATUS1;
1004 #endif
1005 #ifdef CONFIG_ARCH_OMAP730
1006         if (bank->method == METHOD_GPIO_730)
1007                 isr_reg = bank->base + OMAP730_GPIO_INT_STATUS;
1008 #endif
1009 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1010         if (bank->method == METHOD_GPIO_24XX)
1011                 isr_reg = bank->base + OMAP24XX_GPIO_IRQSTATUS1;
1012 #endif
1013         while(1) {
1014                 u32 isr_saved, level_mask = 0;
1015                 u32 enabled;
1016
1017                 enabled = _get_gpio_irqbank_mask(bank);
1018                 isr_saved = isr = __raw_readl(isr_reg) & enabled;
1019
1020                 if (cpu_is_omap15xx() && (bank->method == METHOD_MPUIO))
1021                         isr &= 0x0000ffff;
1022
1023                 if (cpu_class_is_omap2()) {
1024                         level_mask = bank->level_mask & enabled;
1025                 }
1026
1027                 /* clear edge sensitive interrupts before handler(s) are
1028                 called so that we don't miss any interrupt occurred while
1029                 executing them */
1030                 _enable_gpio_irqbank(bank, isr_saved & ~level_mask, 0);
1031                 _clear_gpio_irqbank(bank, isr_saved & ~level_mask);
1032                 _enable_gpio_irqbank(bank, isr_saved & ~level_mask, 1);
1033
1034                 /* if there is only edge sensitive GPIO pin interrupts
1035                 configured, we could unmask GPIO bank interrupt immediately */
1036                 if (!level_mask && !unmasked) {
1037                         unmasked = 1;
1038                         desc->chip->unmask(irq);
1039                 }
1040
1041                 isr |= retrigger;
1042                 retrigger = 0;
1043                 if (!isr)
1044                         break;
1045
1046                 gpio_irq = bank->virtual_irq_start;
1047                 for (; isr != 0; isr >>= 1, gpio_irq++) {
1048                         struct irq_desc *d;
1049
1050                         if (!(isr & 1))
1051                                 continue;
1052                         d = irq_desc + gpio_irq;
1053
1054                         desc_handle_irq(gpio_irq, d);
1055                 }
1056         }
1057         /* if bank has any level sensitive GPIO pin interrupt
1058         configured, we must unmask the bank interrupt only after
1059         handler(s) are executed in order to avoid spurious bank
1060         interrupt */
1061         if (!unmasked)
1062                 desc->chip->unmask(irq);
1063
1064 }
1065
1066 static void gpio_irq_shutdown(unsigned int irq)
1067 {
1068         unsigned int gpio = irq - IH_GPIO_BASE;
1069         struct gpio_bank *bank = get_irq_chip_data(irq);
1070
1071         _reset_gpio(bank, gpio);
1072 }
1073
1074 static void gpio_ack_irq(unsigned int irq)
1075 {
1076         unsigned int gpio = irq - IH_GPIO_BASE;
1077         struct gpio_bank *bank = get_irq_chip_data(irq);
1078
1079         _clear_gpio_irqstatus(bank, gpio);
1080 }
1081
1082 static void gpio_mask_irq(unsigned int irq)
1083 {
1084         unsigned int gpio = irq - IH_GPIO_BASE;
1085         struct gpio_bank *bank = get_irq_chip_data(irq);
1086
1087         _set_gpio_irqenable(bank, gpio, 0);
1088 }
1089
1090 static void gpio_unmask_irq(unsigned int irq)
1091 {
1092         unsigned int gpio = irq - IH_GPIO_BASE;
1093         struct gpio_bank *bank = get_irq_chip_data(irq);
1094         unsigned int irq_mask = 1 << get_gpio_index(gpio);
1095
1096         /* For level-triggered GPIOs, the clearing must be done after
1097          * the HW source is cleared, thus after the handler has run */
1098         if (bank->level_mask & irq_mask) {
1099                 _set_gpio_irqenable(bank, gpio, 0);
1100                 _clear_gpio_irqstatus(bank, gpio);
1101         }
1102
1103         _set_gpio_irqenable(bank, gpio, 1);
1104 }
1105
1106 static struct irq_chip gpio_irq_chip = {
1107         .name           = "GPIO",
1108         .shutdown       = gpio_irq_shutdown,
1109         .ack            = gpio_ack_irq,
1110         .mask           = gpio_mask_irq,
1111         .unmask         = gpio_unmask_irq,
1112         .set_type       = gpio_irq_type,
1113         .set_wake       = gpio_wake_enable,
1114 };
1115
1116 /*---------------------------------------------------------------------*/
1117
1118 #ifdef CONFIG_ARCH_OMAP1
1119
1120 /* MPUIO uses the always-on 32k clock */
1121
1122 static void mpuio_ack_irq(unsigned int irq)
1123 {
1124         /* The ISR is reset automatically, so do nothing here. */
1125 }
1126
1127 static void mpuio_mask_irq(unsigned int irq)
1128 {
1129         unsigned int gpio = OMAP_MPUIO(irq - IH_MPUIO_BASE);
1130         struct gpio_bank *bank = get_irq_chip_data(irq);
1131
1132         _set_gpio_irqenable(bank, gpio, 0);
1133 }
1134
1135 static void mpuio_unmask_irq(unsigned int irq)
1136 {
1137         unsigned int gpio = OMAP_MPUIO(irq - IH_MPUIO_BASE);
1138         struct gpio_bank *bank = get_irq_chip_data(irq);
1139
1140         _set_gpio_irqenable(bank, gpio, 1);
1141 }
1142
1143 static struct irq_chip mpuio_irq_chip = {
1144         .name           = "MPUIO",
1145         .ack            = mpuio_ack_irq,
1146         .mask           = mpuio_mask_irq,
1147         .unmask         = mpuio_unmask_irq,
1148         .set_type       = gpio_irq_type,
1149 #ifdef CONFIG_ARCH_OMAP16XX
1150         /* REVISIT: assuming only 16xx supports MPUIO wake events */
1151         .set_wake       = gpio_wake_enable,
1152 #endif
1153 };
1154
1155
1156 #define bank_is_mpuio(bank)     ((bank)->method == METHOD_MPUIO)
1157
1158
1159 #ifdef CONFIG_ARCH_OMAP16XX
1160
1161 #include <linux/platform_device.h>
1162
1163 static int omap_mpuio_suspend_late(struct platform_device *pdev, pm_message_t mesg)
1164 {
1165         struct gpio_bank        *bank = platform_get_drvdata(pdev);
1166         void __iomem            *mask_reg = bank->base + OMAP_MPUIO_GPIO_MASKIT;
1167
1168         spin_lock(&bank->lock);
1169         bank->saved_wakeup = __raw_readl(mask_reg);
1170         __raw_writel(0xffff & ~bank->suspend_wakeup, mask_reg);
1171         spin_unlock(&bank->lock);
1172
1173         return 0;
1174 }
1175
1176 static int omap_mpuio_resume_early(struct platform_device *pdev)
1177 {
1178         struct gpio_bank        *bank = platform_get_drvdata(pdev);
1179         void __iomem            *mask_reg = bank->base + OMAP_MPUIO_GPIO_MASKIT;
1180
1181         spin_lock(&bank->lock);
1182         __raw_writel(bank->saved_wakeup, mask_reg);
1183         spin_unlock(&bank->lock);
1184
1185         return 0;
1186 }
1187
1188 /* use platform_driver for this, now that there's no longer any
1189  * point to sys_device (other than not disturbing old code).
1190  */
1191 static struct platform_driver omap_mpuio_driver = {
1192         .suspend_late   = omap_mpuio_suspend_late,
1193         .resume_early   = omap_mpuio_resume_early,
1194         .driver         = {
1195                 .name   = "mpuio",
1196         },
1197 };
1198
1199 static struct platform_device omap_mpuio_device = {
1200         .name           = "mpuio",
1201         .id             = -1,
1202         .dev = {
1203                 .driver = &omap_mpuio_driver.driver,
1204         }
1205         /* could list the /proc/iomem resources */
1206 };
1207
1208 static inline void mpuio_init(void)
1209 {
1210         platform_set_drvdata(&omap_mpuio_device, &gpio_bank_1610[0]);
1211
1212         if (platform_driver_register(&omap_mpuio_driver) == 0)
1213                 (void) platform_device_register(&omap_mpuio_device);
1214 }
1215
1216 #else
1217 static inline void mpuio_init(void) {}
1218 #endif  /* 16xx */
1219
1220 #else
1221
1222 extern struct irq_chip mpuio_irq_chip;
1223
1224 #define bank_is_mpuio(bank)     0
1225 static inline void mpuio_init(void) {}
1226
1227 #endif
1228
1229 /*---------------------------------------------------------------------*/
1230
1231 static int initialized;
1232 #if !defined(CONFIG_ARCH_OMAP3)
1233 static struct clk * gpio_ick;
1234 #endif
1235
1236 #if defined(CONFIG_ARCH_OMAP2)
1237 static struct clk * gpio_fck;
1238 #endif
1239
1240 #if defined(CONFIG_ARCH_OMAP2430)
1241 static struct clk * gpio5_ick;
1242 static struct clk * gpio5_fck;
1243 #endif
1244
1245 #if defined(CONFIG_ARCH_OMAP3)
1246 static struct clk *gpio_fclks[OMAP34XX_NR_GPIOS];
1247 static struct clk *gpio_iclks[OMAP34XX_NR_GPIOS];
1248 #endif
1249
1250 static int __init _omap_gpio_init(void)
1251 {
1252         int i;
1253         struct gpio_bank *bank;
1254 #if defined(CONFIG_ARCH_OMAP3)
1255         char clk_name[11];
1256 #endif
1257
1258         initialized = 1;
1259
1260 #if defined(CONFIG_ARCH_OMAP1)
1261         if (cpu_is_omap15xx()) {
1262                 gpio_ick = clk_get(NULL, "arm_gpio_ck");
1263                 if (IS_ERR(gpio_ick))
1264                         printk("Could not get arm_gpio_ck\n");
1265                 else
1266                         clk_enable(gpio_ick);
1267         }
1268 #endif
1269 #if defined(CONFIG_ARCH_OMAP2)
1270         if (cpu_class_is_omap2()) {
1271                 gpio_ick = clk_get(NULL, "gpios_ick");
1272                 if (IS_ERR(gpio_ick))
1273                         printk("Could not get gpios_ick\n");
1274                 else
1275                         clk_enable(gpio_ick);
1276                 gpio_fck = clk_get(NULL, "gpios_fck");
1277                 if (IS_ERR(gpio_fck))
1278                         printk("Could not get gpios_fck\n");
1279                 else
1280                         clk_enable(gpio_fck);
1281
1282                 /*
1283                  * On 2430 & 3430 GPIO 5 uses CORE L4 ICLK
1284                  */
1285 #if defined(CONFIG_ARCH_OMAP2430)
1286                 if (cpu_is_omap2430()) {
1287                         gpio5_ick = clk_get(NULL, "gpio5_ick");
1288                         if (IS_ERR(gpio5_ick))
1289                                 printk("Could not get gpio5_ick\n");
1290                         else
1291                                 clk_enable(gpio5_ick);
1292                         gpio5_fck = clk_get(NULL, "gpio5_fck");
1293                         if (IS_ERR(gpio5_fck))
1294                                 printk("Could not get gpio5_fck\n");
1295                         else
1296                                 clk_enable(gpio5_fck);
1297                 }
1298 #endif
1299         }
1300 #endif
1301
1302 #if defined(CONFIG_ARCH_OMAP3)
1303         if (cpu_is_omap34xx()) {
1304                 for (i = 0; i < OMAP34XX_NR_GPIOS; i++) {
1305                         sprintf(clk_name, "gpio%d_ick", i + 1);
1306                         gpio_iclks[i] = clk_get(NULL, clk_name);
1307                         if (IS_ERR(gpio_iclks[i]))
1308                                 printk(KERN_ERR "Could not get %s\n", clk_name);
1309                         else
1310                                 clk_enable(gpio_iclks[i]);
1311                         sprintf(clk_name, "gpio%d_fck", i + 1);
1312                         gpio_fclks[i] = clk_get(NULL, clk_name);
1313                         if (IS_ERR(gpio_fclks[i]))
1314                                 printk(KERN_ERR "Could not get %s\n", clk_name);
1315                         else
1316                                 clk_enable(gpio_fclks[i]);
1317                 }
1318         }
1319 #endif
1320
1321
1322 #ifdef CONFIG_ARCH_OMAP15XX
1323         if (cpu_is_omap15xx()) {
1324                 printk(KERN_INFO "OMAP1510 GPIO hardware\n");
1325                 gpio_bank_count = 2;
1326                 gpio_bank = gpio_bank_1510;
1327         }
1328 #endif
1329 #if defined(CONFIG_ARCH_OMAP16XX)
1330         if (cpu_is_omap16xx()) {
1331                 u32 rev;
1332
1333                 gpio_bank_count = 5;
1334                 gpio_bank = gpio_bank_1610;
1335                 rev = omap_readw(gpio_bank[1].base + OMAP1610_GPIO_REVISION);
1336                 printk(KERN_INFO "OMAP GPIO hardware version %d.%d\n",
1337                        (rev >> 4) & 0x0f, rev & 0x0f);
1338         }
1339 #endif
1340 #ifdef CONFIG_ARCH_OMAP730
1341         if (cpu_is_omap730()) {
1342                 printk(KERN_INFO "OMAP730 GPIO hardware\n");
1343                 gpio_bank_count = 7;
1344                 gpio_bank = gpio_bank_730;
1345         }
1346 #endif
1347
1348 #ifdef CONFIG_ARCH_OMAP24XX
1349         if (cpu_is_omap242x()) {
1350                 int rev;
1351
1352                 gpio_bank_count = 4;
1353                 gpio_bank = gpio_bank_242x;
1354                 rev = omap_readl(gpio_bank[0].base + OMAP24XX_GPIO_REVISION);
1355                 printk(KERN_INFO "OMAP242x GPIO hardware version %d.%d\n",
1356                         (rev >> 4) & 0x0f, rev & 0x0f);
1357         }
1358         if (cpu_is_omap243x()) {
1359                 int rev;
1360
1361                 gpio_bank_count = 5;
1362                 gpio_bank = gpio_bank_243x;
1363                 rev = omap_readl(gpio_bank[0].base + OMAP24XX_GPIO_REVISION);
1364                 printk(KERN_INFO "OMAP243x GPIO hardware version %d.%d\n",
1365                         (rev >> 4) & 0x0f, rev & 0x0f);
1366         }
1367 #endif
1368 #ifdef CONFIG_ARCH_OMAP34XX
1369         if (cpu_is_omap34xx()) {
1370                 int rev;
1371
1372                 gpio_bank_count = OMAP34XX_NR_GPIOS;
1373                 gpio_bank = gpio_bank_34xx;
1374                 rev = omap_readl(gpio_bank[0].base + OMAP24XX_GPIO_REVISION);
1375                 printk(KERN_INFO "OMAP34xx GPIO hardware version %d.%d\n",
1376                         (rev >> 4) & 0x0f, rev & 0x0f);
1377         }
1378 #endif
1379         for (i = 0; i < gpio_bank_count; i++) {
1380                 int j, gpio_count = 16;
1381
1382                 bank = &gpio_bank[i];
1383                 bank->reserved_map = 0;
1384                 bank->base = IO_ADDRESS(bank->base);
1385                 spin_lock_init(&bank->lock);
1386                 if (bank_is_mpuio(bank))
1387                         omap_writew(0xFFFF, OMAP_MPUIO_BASE + OMAP_MPUIO_GPIO_MASKIT);
1388                 if (cpu_is_omap15xx() && bank->method == METHOD_GPIO_1510) {
1389                         __raw_writew(0xffff, bank->base + OMAP1510_GPIO_INT_MASK);
1390                         __raw_writew(0x0000, bank->base + OMAP1510_GPIO_INT_STATUS);
1391                 }
1392                 if (cpu_is_omap16xx() && bank->method == METHOD_GPIO_1610) {
1393                         __raw_writew(0x0000, bank->base + OMAP1610_GPIO_IRQENABLE1);
1394                         __raw_writew(0xffff, bank->base + OMAP1610_GPIO_IRQSTATUS1);
1395                         __raw_writew(0x0014, bank->base + OMAP1610_GPIO_SYSCONFIG);
1396                 }
1397                 if (cpu_is_omap730() && bank->method == METHOD_GPIO_730) {
1398                         __raw_writel(0xffffffff, bank->base + OMAP730_GPIO_INT_MASK);
1399                         __raw_writel(0x00000000, bank->base + OMAP730_GPIO_INT_STATUS);
1400
1401                         gpio_count = 32; /* 730 has 32-bit GPIOs */
1402                 }
1403
1404 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1405                 if (bank->method == METHOD_GPIO_24XX) {
1406                         static const u32 non_wakeup_gpios[] = {
1407                                 0xe203ffc0, 0x08700040
1408                         };
1409
1410                         __raw_writel(0x00000000, bank->base + OMAP24XX_GPIO_IRQENABLE1);
1411                         __raw_writel(0xffffffff, bank->base + OMAP24XX_GPIO_IRQSTATUS1);
1412                         __raw_writew(0x0015, bank->base + OMAP24XX_GPIO_SYSCONFIG);
1413
1414                         /* Initialize interface clock ungated, module enabled */
1415                         __raw_writel(0, bank->base + OMAP24XX_GPIO_CTRL);
1416                         if (i < ARRAY_SIZE(non_wakeup_gpios))
1417                                 bank->non_wakeup_gpios = non_wakeup_gpios[i];
1418                         gpio_count = 32;
1419                 }
1420 #endif
1421                 for (j = bank->virtual_irq_start;
1422                      j < bank->virtual_irq_start + gpio_count; j++) {
1423                         set_irq_chip_data(j, bank);
1424                         if (bank_is_mpuio(bank))
1425                                 set_irq_chip(j, &mpuio_irq_chip);
1426                         else
1427                                 set_irq_chip(j, &gpio_irq_chip);
1428                         set_irq_handler(j, handle_simple_irq);
1429                         set_irq_flags(j, IRQF_VALID);
1430                 }
1431                 set_irq_chained_handler(bank->irq, gpio_irq_handler);
1432                 set_irq_data(bank->irq, bank);
1433         }
1434
1435         /* Enable system clock for GPIO module.
1436          * The CAM_CLK_CTRL *is* really the right place. */
1437         if (cpu_is_omap16xx())
1438                 omap_writel(omap_readl(ULPD_CAM_CLK_CTRL) | 0x04, ULPD_CAM_CLK_CTRL);
1439
1440         /* Enable autoidle for the OCP interface */
1441         if (cpu_is_omap24xx())
1442                 omap_writel(1 << 0, 0x48019010);
1443         if (cpu_is_omap34xx())
1444                 omap_writel(1 << 0, 0x48306814);
1445
1446         return 0;
1447 }
1448
1449 #if defined(CONFIG_ARCH_OMAP16XX) || defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1450 static int omap_gpio_suspend(struct sys_device *dev, pm_message_t mesg)
1451 {
1452         int i;
1453
1454         if (!cpu_class_is_omap2() && !cpu_is_omap16xx())
1455                 return 0;
1456
1457         for (i = 0; i < gpio_bank_count; i++) {
1458                 struct gpio_bank *bank = &gpio_bank[i];
1459                 void __iomem *wake_status;
1460                 void __iomem *wake_clear;
1461                 void __iomem *wake_set;
1462
1463                 switch (bank->method) {
1464 #ifdef CONFIG_ARCH_OMAP16XX
1465                 case METHOD_GPIO_1610:
1466                         wake_status = bank->base + OMAP1610_GPIO_WAKEUPENABLE;
1467                         wake_clear = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
1468                         wake_set = bank->base + OMAP1610_GPIO_SET_WAKEUPENA;
1469                         break;
1470 #endif
1471 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1472                 case METHOD_GPIO_24XX:
1473                         wake_status = bank->base + OMAP24XX_GPIO_SETWKUENA;
1474                         wake_clear = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
1475                         wake_set = bank->base + OMAP24XX_GPIO_SETWKUENA;
1476                         break;
1477 #endif
1478                 default:
1479                         continue;
1480                 }
1481
1482                 spin_lock(&bank->lock);
1483                 bank->saved_wakeup = __raw_readl(wake_status);
1484                 __raw_writel(0xffffffff, wake_clear);
1485                 __raw_writel(bank->suspend_wakeup, wake_set);
1486                 spin_unlock(&bank->lock);
1487         }
1488
1489         return 0;
1490 }
1491
1492 static int omap_gpio_resume(struct sys_device *dev)
1493 {
1494         int i;
1495
1496         if (!cpu_is_omap24xx() && !cpu_is_omap16xx())
1497                 return 0;
1498
1499         for (i = 0; i < gpio_bank_count; i++) {
1500                 struct gpio_bank *bank = &gpio_bank[i];
1501                 void __iomem *wake_clear;
1502                 void __iomem *wake_set;
1503
1504                 switch (bank->method) {
1505 #ifdef CONFIG_ARCH_OMAP16XX
1506                 case METHOD_GPIO_1610:
1507                         wake_clear = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
1508                         wake_set = bank->base + OMAP1610_GPIO_SET_WAKEUPENA;
1509                         break;
1510 #endif
1511 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1512                 case METHOD_GPIO_24XX:
1513                         wake_clear = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
1514                         wake_set = bank->base + OMAP24XX_GPIO_SETWKUENA;
1515                         break;
1516 #endif
1517                 default:
1518                         continue;
1519                 }
1520
1521                 spin_lock(&bank->lock);
1522                 __raw_writel(0xffffffff, wake_clear);
1523                 __raw_writel(bank->saved_wakeup, wake_set);
1524                 spin_unlock(&bank->lock);
1525         }
1526
1527         return 0;
1528 }
1529
1530 static struct sysdev_class omap_gpio_sysclass = {
1531         set_kset_name("gpio"),
1532         .suspend        = omap_gpio_suspend,
1533         .resume         = omap_gpio_resume,
1534 };
1535
1536 static struct sys_device omap_gpio_device = {
1537         .id             = 0,
1538         .cls            = &omap_gpio_sysclass,
1539 };
1540
1541 #endif
1542
1543 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1544
1545 static int workaround_enabled;
1546
1547 void omap2_gpio_prepare_for_retention(void)
1548 {
1549         int i, c = 0;
1550
1551         /* Remove triggering for all non-wakeup GPIOs.  Otherwise spurious
1552          * IRQs will be generated.  See OMAP2420 Errata item 1.101. */
1553         for (i = 0; i < gpio_bank_count; i++) {
1554                 struct gpio_bank *bank = &gpio_bank[i];
1555                 u32 l1, l2;
1556
1557                 if (!(bank->enabled_non_wakeup_gpios))
1558                         continue;
1559 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1560                 bank->saved_datain = __raw_readl(bank->base + OMAP24XX_GPIO_DATAIN);
1561                 l1 = __raw_readl(bank->base + OMAP24XX_GPIO_FALLINGDETECT);
1562                 l2 = __raw_readl(bank->base + OMAP24XX_GPIO_RISINGDETECT);
1563 #endif
1564                 bank->saved_fallingdetect = l1;
1565                 bank->saved_risingdetect = l2;
1566                 l1 &= ~bank->enabled_non_wakeup_gpios;
1567                 l2 &= ~bank->enabled_non_wakeup_gpios;
1568 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1569                 __raw_writel(l1, bank->base + OMAP24XX_GPIO_FALLINGDETECT);
1570                 __raw_writel(l2, bank->base + OMAP24XX_GPIO_RISINGDETECT);
1571 #endif
1572                 c++;
1573         }
1574         if (!c) {
1575                 workaround_enabled = 0;
1576                 return;
1577         }
1578         workaround_enabled = 1;
1579 }
1580
1581 void omap2_gpio_resume_after_retention(void)
1582 {
1583         int i;
1584
1585         if (!workaround_enabled)
1586                 return;
1587         for (i = 0; i < gpio_bank_count; i++) {
1588                 struct gpio_bank *bank = &gpio_bank[i];
1589                 u32 l;
1590
1591                 if (!(bank->enabled_non_wakeup_gpios))
1592                         continue;
1593 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1594                 __raw_writel(bank->saved_fallingdetect,
1595                                  bank->base + OMAP24XX_GPIO_FALLINGDETECT);
1596                 __raw_writel(bank->saved_risingdetect,
1597                                  bank->base + OMAP24XX_GPIO_RISINGDETECT);
1598 #endif
1599                 /* Check if any of the non-wakeup interrupt GPIOs have changed
1600                  * state.  If so, generate an IRQ by software.  This is
1601                  * horribly racy, but it's the best we can do to work around
1602                  * this silicon bug. */
1603 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1604                 l = __raw_readl(bank->base + OMAP24XX_GPIO_DATAIN);
1605 #endif
1606                 l ^= bank->saved_datain;
1607                 l &= bank->non_wakeup_gpios;
1608                 if (l) {
1609                         u32 old0, old1;
1610 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1611                         old0 = __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT0);
1612                         old1 = __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT1);
1613                         __raw_writel(old0 | l, bank->base + OMAP24XX_GPIO_LEVELDETECT0);
1614                         __raw_writel(old1 | l, bank->base + OMAP24XX_GPIO_LEVELDETECT1);
1615                         __raw_writel(old0, bank->base + OMAP24XX_GPIO_LEVELDETECT0);
1616                         __raw_writel(old1, bank->base + OMAP24XX_GPIO_LEVELDETECT1);
1617 #endif
1618                 }
1619         }
1620
1621 }
1622
1623 #endif
1624
1625 /*
1626  * This may get called early from board specific init
1627  * for boards that have interrupts routed via FPGA.
1628  */
1629 int __init omap_gpio_init(void)
1630 {
1631         if (!initialized)
1632                 return _omap_gpio_init();
1633         else
1634                 return 0;
1635 }
1636
1637 static int __init omap_gpio_sysinit(void)
1638 {
1639         int ret = 0;
1640
1641         if (!initialized)
1642                 ret = _omap_gpio_init();
1643
1644         mpuio_init();
1645
1646 #if defined(CONFIG_ARCH_OMAP16XX) || defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1647         if (cpu_is_omap16xx() || cpu_class_is_omap2()) {
1648                 if (ret == 0) {
1649                         ret = sysdev_class_register(&omap_gpio_sysclass);
1650                         if (ret == 0)
1651                                 ret = sysdev_register(&omap_gpio_device);
1652                 }
1653         }
1654 #endif
1655
1656         return ret;
1657 }
1658
1659 EXPORT_SYMBOL(omap_request_gpio);
1660 EXPORT_SYMBOL(omap_free_gpio);
1661 EXPORT_SYMBOL(omap_set_gpio_direction);
1662 EXPORT_SYMBOL(omap_set_gpio_dataout);
1663 EXPORT_SYMBOL(omap_get_gpio_datain);
1664
1665 arch_initcall(omap_gpio_sysinit);
1666
1667
1668 #ifdef  CONFIG_DEBUG_FS
1669
1670 #include <linux/debugfs.h>
1671 #include <linux/seq_file.h>
1672
1673 static int gpio_is_input(struct gpio_bank *bank, int mask)
1674 {
1675         void __iomem *reg = bank->base;
1676
1677         switch (bank->method) {
1678         case METHOD_MPUIO:
1679                 reg += OMAP_MPUIO_IO_CNTL;
1680                 break;
1681         case METHOD_GPIO_1510:
1682                 reg += OMAP1510_GPIO_DIR_CONTROL;
1683                 break;
1684         case METHOD_GPIO_1610:
1685                 reg += OMAP1610_GPIO_DIRECTION;
1686                 break;
1687         case METHOD_GPIO_730:
1688                 reg += OMAP730_GPIO_DIR_CONTROL;
1689                 break;
1690         case METHOD_GPIO_24XX:
1691                 reg += OMAP24XX_GPIO_OE;
1692                 break;
1693         }
1694         return __raw_readl(reg) & mask;
1695 }
1696
1697
1698 static int dbg_gpio_show(struct seq_file *s, void *unused)
1699 {
1700         unsigned        i, j, gpio;
1701
1702         for (i = 0, gpio = 0; i < gpio_bank_count; i++) {
1703                 struct gpio_bank        *bank = gpio_bank + i;
1704                 unsigned                bankwidth = 16;
1705                 u32                     mask = 1;
1706
1707                 if (bank_is_mpuio(bank))
1708                         gpio = OMAP_MPUIO(0);
1709                 else if (cpu_class_is_omap2() || cpu_is_omap730())
1710                         bankwidth = 32;
1711
1712                 for (j = 0; j < bankwidth; j++, gpio++, mask <<= 1) {
1713                         unsigned        irq, value, is_in, irqstat;
1714
1715                         if (!(bank->reserved_map & mask))
1716                                 continue;
1717
1718                         irq = bank->virtual_irq_start + j;
1719                         value = omap_get_gpio_datain(gpio);
1720                         is_in = gpio_is_input(bank, mask);
1721
1722                         if (bank_is_mpuio(bank))
1723                                 seq_printf(s, "MPUIO %2d: ", j);
1724                         else
1725                                 seq_printf(s, "GPIO %3d: ", gpio);
1726                         seq_printf(s, "%s %s",
1727                                         is_in ? "in " : "out",
1728                                         value ? "hi"  : "lo");
1729
1730                         irqstat = irq_desc[irq].status;
1731                         if (is_in && ((bank->suspend_wakeup & mask)
1732                                         || irqstat & IRQ_TYPE_SENSE_MASK)) {
1733                                 char    *trigger = NULL;
1734
1735                                 switch (irqstat & IRQ_TYPE_SENSE_MASK) {
1736                                 case IRQ_TYPE_EDGE_FALLING:
1737                                         trigger = "falling";
1738                                         break;
1739                                 case IRQ_TYPE_EDGE_RISING:
1740                                         trigger = "rising";
1741                                         break;
1742                                 case IRQ_TYPE_EDGE_BOTH:
1743                                         trigger = "bothedge";
1744                                         break;
1745                                 case IRQ_TYPE_LEVEL_LOW:
1746                                         trigger = "low";
1747                                         break;
1748                                 case IRQ_TYPE_LEVEL_HIGH:
1749                                         trigger = "high";
1750                                         break;
1751                                 case IRQ_TYPE_NONE:
1752                                         trigger = "(unspecified)";
1753                                         break;
1754                                 }
1755                                 seq_printf(s, ", irq-%d %s%s",
1756                                                 irq, trigger,
1757                                                 (bank->suspend_wakeup & mask)
1758                                                         ? " wakeup" : "");
1759                         }
1760                         seq_printf(s, "\n");
1761                 }
1762
1763                 if (bank_is_mpuio(bank)) {
1764                         seq_printf(s, "\n");
1765                         gpio = 0;
1766                 }
1767         }
1768         return 0;
1769 }
1770
1771 static int dbg_gpio_open(struct inode *inode, struct file *file)
1772 {
1773         return single_open(file, dbg_gpio_show, &inode->i_private);
1774 }
1775
1776 static const struct file_operations debug_fops = {
1777         .open           = dbg_gpio_open,
1778         .read           = seq_read,
1779         .llseek         = seq_lseek,
1780         .release        = single_release,
1781 };
1782
1783 static int __init omap_gpio_debuginit(void)
1784 {
1785         (void) debugfs_create_file("omap_gpio", S_IRUGO,
1786                                         NULL, NULL, &debug_fops);
1787         return 0;
1788 }
1789 late_initcall(omap_gpio_debuginit);
1790 #endif