arch/powerpc/platforms/cell/iommu.c

   1 /*
   2  * IOMMU implementation for Cell Broadband Processor Architecture
   3  *
   4  * (C) Copyright IBM Corporation 2006
   5  *
   6  * Author: Jeremy Kerr <jk@ozlabs.org>
   7  *
   8  * This program is free software; you can redistribute it and/or modify
   9  * it under the terms of the GNU General Public License as published by
  10  * the Free Software Foundation; either version 2, or (at your option)
  11  * any later version.
  12  *
  13  * This program is distributed in the hope that it will be useful,
  14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  16  * GNU General Public License for more details.
  17  *
  18  * You should have received a copy of the GNU General Public License
  19  * along with this program; if not, write to the Free Software
  20  * Foundation, Inc., 675 Mass Ave, Cambridge, MA 02139, USA.
  21  */
  22
  23 #undef DEBUG
  24
  25 #include <linux/kernel.h>
  26 #include <linux/init.h>
  27 #include <linux/interrupt.h>
  28 #include <linux/notifier.h>
  29 #include <linux/of_platform.h>
  30
  31 #include <asm/prom.h>
  32 #include <asm/iommu.h>
  33 #include <asm/machdep.h>
  34 #include <asm/pci-bridge.h>
  35 #include <asm/udbg.h>
  36 #include <asm/lmb.h>
  37 #include <asm/firmware.h>
  38 #include <asm/cell-regs.h>
  39
  40 #include "interrupt.h"
  41
  42 /* Define CELL_IOMMU_REAL_UNMAP to actually unmap non-used pages
  43  * instead of leaving them mapped to some dummy page. This can be
  44  * enabled once the appropriate workarounds for spider bugs have
  45  * been enabled
  46  */
  47 #define CELL_IOMMU_REAL_UNMAP
  48
  49 /* Define CELL_IOMMU_STRICT_PROTECTION to enforce protection of
  50  * IO PTEs based on the transfer direction. That can be enabled
  51  * once spider-net has been fixed to pass the correct direction
  52  * to the DMA mapping functions
  53  */
  54 #define CELL_IOMMU_STRICT_PROTECTION
  55
  56
  57 #define NR_IOMMUS                       2
  58
  59 /* IOC mmap registers */
  60 #define IOC_Reg_Size                    0x2000
  61
  62 #define IOC_IOPT_CacheInvd              0x908
  63 #define IOC_IOPT_CacheInvd_NE_Mask      0xffe0000000000000ul
  64 #define IOC_IOPT_CacheInvd_IOPTE_Mask   0x000003fffffffff8ul
  65 #define IOC_IOPT_CacheInvd_Busy         0x0000000000000001ul
  66
  67 #define IOC_IOST_Origin                 0x918
  68 #define IOC_IOST_Origin_E               0x8000000000000000ul
  69 #define IOC_IOST_Origin_HW              0x0000000000000800ul
  70 #define IOC_IOST_Origin_HL              0x0000000000000400ul
  71
  72 #define IOC_IO_ExcpStat                 0x920
  73 #define IOC_IO_ExcpStat_V               0x8000000000000000ul
  74 #define IOC_IO_ExcpStat_SPF_Mask        0x6000000000000000ul
  75 #define IOC_IO_ExcpStat_SPF_S           0x6000000000000000ul
  76 #define IOC_IO_ExcpStat_SPF_P           0x4000000000000000ul
  77 #define IOC_IO_ExcpStat_ADDR_Mask       0x00000007fffff000ul
  78 #define IOC_IO_ExcpStat_RW_Mask         0x0000000000000800ul
  79 #define IOC_IO_ExcpStat_IOID_Mask       0x00000000000007fful
  80
  81 #define IOC_IO_ExcpMask                 0x928
  82 #define IOC_IO_ExcpMask_SFE             0x4000000000000000ul
  83 #define IOC_IO_ExcpMask_PFE             0x2000000000000000ul
  84
  85 #define IOC_IOCmd_Offset                0x1000
  86
  87 #define IOC_IOCmd_Cfg                   0xc00
  88 #define IOC_IOCmd_Cfg_TE                0x0000800000000000ul
  89
  90
  91 /* Segment table entries */
  92 #define IOSTE_V                 0x8000000000000000ul /* valid */
  93 #define IOSTE_H                 0x4000000000000000ul /* cache hint */
  94 #define IOSTE_PT_Base_RPN_Mask  0x3ffffffffffff000ul /* base RPN of IOPT */
  95 #define IOSTE_NPPT_Mask         0x0000000000000fe0ul /* no. pages in IOPT */
  96 #define IOSTE_PS_Mask           0x0000000000000007ul /* page size */
  97 #define IOSTE_PS_4K             0x0000000000000001ul /*   - 4kB  */
  98 #define IOSTE_PS_64K            0x0000000000000003ul /*   - 64kB */
  99 #define IOSTE_PS_1M             0x0000000000000005ul /*   - 1MB  */
 100 #define IOSTE_PS_16M            0x0000000000000007ul /*   - 16MB */
 101
 102 /* Page table entries */
 103 #define IOPTE_PP_W              0x8000000000000000ul /* protection: write */
 104 #define IOPTE_PP_R              0x4000000000000000ul /* protection: read */
 105 #define IOPTE_M                 0x2000000000000000ul /* coherency required */
 106 #define IOPTE_SO_R              0x1000000000000000ul /* ordering: writes */
 107 #define IOPTE_SO_RW             0x1800000000000000ul /* ordering: r & w */
 108 #define IOPTE_RPN_Mask          0x07fffffffffff000ul /* RPN */
 109 #define IOPTE_H                 0x0000000000000800ul /* cache hint */
 110 #define IOPTE_IOID_Mask         0x00000000000007fful /* ioid */
 111
 112
 113 /* IOMMU sizing */
 114 #define IO_SEGMENT_SHIFT        28
 115 #define IO_PAGENO_BITS          (IO_SEGMENT_SHIFT - IOMMU_PAGE_SHIFT)
 116
 117 /* The high bit needs to be set on every DMA address */
 118 #define SPIDER_DMA_OFFSET       0x80000000ul
 119
 120 struct iommu_window {
 121         struct list_head list;
 122         struct cbe_iommu *iommu;
 123         unsigned long offset;
 124         unsigned long size;
 125         unsigned long pte_offset;
 126         unsigned int ioid;
 127         struct iommu_table table;
 128 };
 129
 130 #define NAMESIZE 8
 131 struct cbe_iommu {
 132         int nid;
 133         char name[NAMESIZE];
 134         void __iomem *xlate_regs;
 135         void __iomem *cmd_regs;
 136         unsigned long *stab;
 137         unsigned long *ptab;
 138         void *pad_page;
 139         struct list_head windows;
 140 };
 141
 142 /* Static array of iommus, one per node
 143  *   each contains a list of windows, keyed from dma_window property
 144  *   - on bus setup, look for a matching window, or create one
 145  *   - on dev setup, assign iommu_table ptr
 146  */
 147 static struct cbe_iommu iommus[NR_IOMMUS];
 148 static int cbe_nr_iommus;
 149
 150 static void invalidate_tce_cache(struct cbe_iommu *iommu, unsigned long *pte,
 151                 long n_ptes)
 152 {
 153         unsigned long __iomem *reg;
 154         unsigned long val;
 155         long n;
 156
 157         reg = iommu->xlate_regs + IOC_IOPT_CacheInvd;
 158
 159         while (n_ptes > 0) {
 160                 /* we can invalidate up to 1 << 11 PTEs at once */
 161                 n = min(n_ptes, 1l << 11);
 162                 val = (((n /*- 1*/) << 53) & IOC_IOPT_CacheInvd_NE_Mask)
 163                         | (__pa(pte) & IOC_IOPT_CacheInvd_IOPTE_Mask)
 164                         | IOC_IOPT_CacheInvd_Busy;
 165
 166                 out_be64(reg, val);
 167                 while (in_be64(reg) & IOC_IOPT_CacheInvd_Busy)
 168                         ;
 169
 170                 n_ptes -= n;
 171                 pte += n;
 172         }
 173 }
 174
 175 static void tce_build_cell(struct iommu_table *tbl, long index, long npages,
 176                 unsigned long uaddr, enum dma_data_direction direction)
 177 {
 178         int i;
 179         unsigned long *io_pte, base_pte;
 180         struct iommu_window *window =
 181                 container_of(tbl, struct iommu_window, table);
 182
 183         /* implementing proper protection causes problems with the spidernet
 184          * driver - check mapping directions later, but allow read & write by
 185          * default for now.*/
 186 #ifdef CELL_IOMMU_STRICT_PROTECTION
 187         /* to avoid referencing a global, we use a trick here to setup the
 188          * protection bit. "prot" is setup to be 3 fields of 4 bits apprended
 189          * together for each of the 3 supported direction values. It is then
 190          * shifted left so that the fields matching the desired direction
 191          * lands on the appropriate bits, and other bits are masked out.
 192          */
 193         const unsigned long prot = 0xc48;
 194         base_pte =
 195                 ((prot << (52 + 4 * direction)) & (IOPTE_PP_W | IOPTE_PP_R))
 196                 | IOPTE_M | IOPTE_SO_RW | (window->ioid & IOPTE_IOID_Mask);
 197 #else
 198         base_pte = IOPTE_PP_W | IOPTE_PP_R | IOPTE_M | IOPTE_SO_RW |
 199                 (window->ioid & IOPTE_IOID_Mask);
 200 #endif
 201
 202         io_pte = (unsigned long *)tbl->it_base + (index - window->pte_offset);
 203
 204         for (i = 0; i < npages; i++, uaddr += IOMMU_PAGE_SIZE)
 205                 io_pte[i] = base_pte | (__pa(uaddr) & IOPTE_RPN_Mask);
 206
 207         mb();
 208
 209         invalidate_tce_cache(window->iommu, io_pte, npages);
 210
 211         pr_debug("tce_build_cell(index=%lx,n=%lx,dir=%d,base_pte=%lx)\n",
 212                  index, npages, direction, base_pte);
 213 }
 214
 215 static void tce_free_cell(struct iommu_table *tbl, long index, long npages)
 216 {
 217
 218         int i;
 219         unsigned long *io_pte, pte;
 220         struct iommu_window *window =
 221                 container_of(tbl, struct iommu_window, table);
 222
 223         pr_debug("tce_free_cell(index=%lx,n=%lx)\n", index, npages);
 224
 225 #ifdef CELL_IOMMU_REAL_UNMAP
 226         pte = 0;
 227 #else
 228         /* spider bridge does PCI reads after freeing - insert a mapping
 229          * to a scratch page instead of an invalid entry */
 230         pte = IOPTE_PP_R | IOPTE_M | IOPTE_SO_RW | __pa(window->iommu->pad_page)
 231                 | (window->ioid & IOPTE_IOID_Mask);
 232 #endif
 233
 234         io_pte = (unsigned long *)tbl->it_base + (index - window->pte_offset);
 235
 236         for (i = 0; i < npages; i++)
 237                 io_pte[i] = pte;
 238
 239         mb();
 240
 241         invalidate_tce_cache(window->iommu, io_pte, npages);
 242 }
 243
 244 static irqreturn_t ioc_interrupt(int irq, void *data)
 245 {
 246         unsigned long stat;
 247         struct cbe_iommu *iommu = data;
 248
 249         stat = in_be64(iommu->xlate_regs + IOC_IO_ExcpStat);
 250
 251         /* Might want to rate limit it */
 252         printk(KERN_ERR "iommu: DMA exception 0x%016lx\n", stat);
 253         printk(KERN_ERR "  V=%d, SPF=[%c%c], RW=%s, IOID=0x%04x\n",
 254                !!(stat & IOC_IO_ExcpStat_V),
 255                (stat & IOC_IO_ExcpStat_SPF_S) ? 'S' : ' ',
 256                (stat & IOC_IO_ExcpStat_SPF_P) ? 'P' : ' ',
 257                (stat & IOC_IO_ExcpStat_RW_Mask) ? "Read" : "Write",
 258                (unsigned int)(stat & IOC_IO_ExcpStat_IOID_Mask));
 259         printk(KERN_ERR "  page=0x%016lx\n",
 260                stat & IOC_IO_ExcpStat_ADDR_Mask);
 261
 262         /* clear interrupt */
 263         stat &= ~IOC_IO_ExcpStat_V;
 264         out_be64(iommu->xlate_regs + IOC_IO_ExcpStat, stat);
 265
 266         return IRQ_HANDLED;
 267 }
 268
 269 static int cell_iommu_find_ioc(int nid, unsigned long *base)
 270 {
 271         struct device_node *np;
 272         struct resource r;
 273
 274         *base = 0;
 275
 276         /* First look for new style /be nodes */
 277         for_each_node_by_name(np, "ioc") {
 278                 if (of_node_to_nid(np) != nid)
 279                         continue;
 280                 if (of_address_to_resource(np, 0, &r)) {
 281                         printk(KERN_ERR "iommu: can't get address for %s\n",
 282                                np->full_name);
 283                         continue;
 284                 }
 285                 *base = r.start;
 286                 of_node_put(np);
 287                 return 0;
 288         }
 289
 290         /* Ok, let's try the old way */
 291         for_each_node_by_type(np, "cpu") {
 292                 const unsigned int *nidp;
 293                 const unsigned long *tmp;
 294
 295                 nidp = of_get_property(np, "node-id", NULL);
 296                 if (nidp && *nidp == nid) {
 297                         tmp = of_get_property(np, "ioc-translation", NULL);
 298                         if (tmp) {
 299                                 *base = *tmp;
 300                                 of_node_put(np);
 301                                 return 0;
 302                         }
 303                 }
 304         }
 305
 306         return -ENODEV;
 307 }
 308
 309 static void cell_iommu_setup_page_tables(struct cbe_iommu *iommu,
 310                                          unsigned long base, unsigned long size)
 311 {
 312         struct page *page;
 313         int i;
 314         unsigned long reg, segments, pages_per_segment, ptab_size, stab_size,
 315                       n_pte_pages;
 316
 317         segments = size >> IO_SEGMENT_SHIFT;
 318         pages_per_segment = 1ull << IO_PAGENO_BITS;
 319
 320         pr_debug("%s: iommu[%d]: segments: %lu, pages per segment: %lu\n",
 321                         __FUNCTION__, iommu->nid, segments, pages_per_segment);
 322
 323         /* set up the segment table */
 324         stab_size = segments * sizeof(unsigned long);
 325         page = alloc_pages_node(iommu->nid, GFP_KERNEL, get_order(stab_size));
 326         BUG_ON(!page);
 327         iommu->stab = page_address(page);
 328         clear_page(iommu->stab);
 329
 330         /* ... and the page tables. Since these are contiguous, we can treat
 331          * the page tables as one array of ptes, like pSeries does.
 332          */
 333         ptab_size = segments * pages_per_segment * sizeof(unsigned long);
 334         pr_debug("%s: iommu[%d]: ptab_size: %lu, order: %d\n", __FUNCTION__,
 335                         iommu->nid, ptab_size, get_order(ptab_size));
 336         page = alloc_pages_node(iommu->nid, GFP_KERNEL, get_order(ptab_size));
 337         BUG_ON(!page);
 338
 339         iommu->ptab = page_address(page);
 340         memset(iommu->ptab, 0, ptab_size);
 341
 342         /* allocate a bogus page for the end of each mapping */
 343         page = alloc_pages_node(iommu->nid, GFP_KERNEL, 0);
 344         BUG_ON(!page);
 345         iommu->pad_page = page_address(page);
 346         clear_page(iommu->pad_page);
 347
 348         /* number of pages needed for a page table */
 349         n_pte_pages = (pages_per_segment *
 350                        sizeof(unsigned long)) >> IOMMU_PAGE_SHIFT;
 351
 352         pr_debug("%s: iommu[%d]: stab at %p, ptab at %p, n_pte_pages: %lu\n",
 353                         __FUNCTION__, iommu->nid, iommu->stab, iommu->ptab,
 354                         n_pte_pages);
 355
 356         /* initialise the STEs */
 357         reg = IOSTE_V | ((n_pte_pages - 1) << 5);
 358
 359         if (IOMMU_PAGE_SIZE == 0x1000)
 360                 reg |= IOSTE_PS_4K;
 361         else if (IOMMU_PAGE_SIZE == 0x10000)
 362                 reg |= IOSTE_PS_64K;
 363         else {
 364                 extern void __unknown_page_size_error(void);
 365                 __unknown_page_size_error();
 366         }
 367
 368         pr_debug("Setting up IOMMU stab:\n");
 369         for (i = 0; i * (1ul << IO_SEGMENT_SHIFT) < size; i++) {
 370                 iommu->stab[i] = reg |
 371                         (__pa(iommu->ptab) + n_pte_pages * IOMMU_PAGE_SIZE * i);
 372                 pr_debug("\t[%d] 0x%016lx\n", i, iommu->stab[i]);
 373         }
 374 }
 375
 376 static void cell_iommu_enable_hardware(struct cbe_iommu *iommu)
 377 {
 378         int ret;
 379         unsigned long reg, xlate_base;
 380         unsigned int virq;
 381
 382         if (cell_iommu_find_ioc(iommu->nid, &xlate_base))
 383                 panic("%s: missing IOC register mappings for node %d\n",
 384                       __FUNCTION__, iommu->nid);
 385
 386         iommu->xlate_regs = ioremap(xlate_base, IOC_Reg_Size);
 387         iommu->cmd_regs = iommu->xlate_regs + IOC_IOCmd_Offset;
 388
 389         /* ensure that the STEs have updated */
 390         mb();
 391
 392         /* setup interrupts for the iommu. */
 393         reg = in_be64(iommu->xlate_regs + IOC_IO_ExcpStat);
 394         out_be64(iommu->xlate_regs + IOC_IO_ExcpStat,
 395                         reg & ~IOC_IO_ExcpStat_V);
 396         out_be64(iommu->xlate_regs + IOC_IO_ExcpMask,
 397                         IOC_IO_ExcpMask_PFE | IOC_IO_ExcpMask_SFE);
 398
 399         virq = irq_create_mapping(NULL,
 400                         IIC_IRQ_IOEX_ATI | (iommu->nid << IIC_IRQ_NODE_SHIFT));
 401         BUG_ON(virq == NO_IRQ);
 402
 403         ret = request_irq(virq, ioc_interrupt, IRQF_DISABLED,
 404                         iommu->name, iommu);
 405         BUG_ON(ret);
 406
 407         /* set the IOC segment table origin register (and turn on the iommu) */
 408         reg = IOC_IOST_Origin_E | __pa(iommu->stab) | IOC_IOST_Origin_HW;
 409         out_be64(iommu->xlate_regs + IOC_IOST_Origin, reg);
 410         in_be64(iommu->xlate_regs + IOC_IOST_Origin);
 411
 412         /* turn on IO translation */
 413         reg = in_be64(iommu->cmd_regs + IOC_IOCmd_Cfg) | IOC_IOCmd_Cfg_TE;
 414         out_be64(iommu->cmd_regs + IOC_IOCmd_Cfg, reg);
 415 }
 416
 417 static void cell_iommu_setup_hardware(struct cbe_iommu *iommu,
 418         unsigned long base, unsigned long size)
 419 {
 420         cell_iommu_setup_page_tables(iommu, base, size);
 421         cell_iommu_enable_hardware(iommu);
 422 }
 423
 424 #if 0/* Unused for now */
 425 static struct iommu_window *find_window(struct cbe_iommu *iommu,
 426                 unsigned long offset, unsigned long size)
 427 {
 428         struct iommu_window *window;
 429
 430         /* todo: check for overlapping (but not equal) windows) */
 431
 432         list_for_each_entry(window, &(iommu->windows), list) {
 433                 if (window->offset == offset && window->size == size)
 434                         return window;
 435         }
 436
 437         return NULL;
 438 }
 439 #endif
 440
 441 static struct iommu_window * __init
 442 cell_iommu_setup_window(struct cbe_iommu *iommu, struct device_node *np,
 443                         unsigned long offset, unsigned long size,
 444                         unsigned long pte_offset)
 445 {
 446         struct iommu_window *window;
 447         const unsigned int *ioid;
 448
 449         ioid = of_get_property(np, "ioid", NULL);
 450         if (ioid == NULL)
 451                 printk(KERN_WARNING "iommu: missing ioid for %s using 0\n",
 452                        np->full_name);
 453
 454         window = kmalloc_node(sizeof(*window), GFP_KERNEL, iommu->nid);
 455         BUG_ON(window == NULL);
 456
 457         window->offset = offset;
 458         window->size = size;
 459         window->ioid = ioid ? *ioid : 0;
 460         window->iommu = iommu;
 461         window->pte_offset = pte_offset;
 462
 463         window->table.it_blocksize = 16;
 464         window->table.it_base = (unsigned long)iommu->ptab;
 465         window->table.it_index = iommu->nid;
 466         window->table.it_offset = (offset >> IOMMU_PAGE_SHIFT) +
 467                 window->pte_offset;
 468         window->table.it_size = size >> IOMMU_PAGE_SHIFT;
 469
 470         iommu_init_table(&window->table, iommu->nid);
 471
 472         pr_debug("\tioid      %d\n", window->ioid);
 473         pr_debug("\tblocksize %ld\n", window->table.it_blocksize);
 474         pr_debug("\tbase      0x%016lx\n", window->table.it_base);
 475         pr_debug("\toffset    0x%lx\n", window->table.it_offset);
 476         pr_debug("\tsize      %ld\n", window->table.it_size);
 477
 478         list_add(&window->list, &iommu->windows);
 479
 480         if (offset != 0)
 481                 return window;
 482
 483         /* We need to map and reserve the first IOMMU page since it's used
 484          * by the spider workaround. In theory, we only need to do that when
 485          * running on spider but it doesn't really matter.
 486          *
 487          * This code also assumes that we have a window that starts at 0,
 488          * which is the case on all spider based blades.
 489          */
 490         __set_bit(0, window->table.it_map);
 491         tce_build_cell(&window->table, window->table.it_offset, 1,
 492                        (unsigned long)iommu->pad_page, DMA_TO_DEVICE);
 493         window->table.it_hint = window->table.it_blocksize;
 494
 495         return window;
 496 }
 497
 498 static struct cbe_iommu *cell_iommu_for_node(int nid)
 499 {
 500         int i;
 501
 502         for (i = 0; i < cbe_nr_iommus; i++)
 503                 if (iommus[i].nid == nid)
 504                         return &iommus[i];
 505         return NULL;
 506 }
 507
 508 static unsigned long cell_dma_direct_offset;
 509
 510 static void cell_dma_dev_setup(struct device *dev)
 511 {
 512         struct iommu_window *window;
 513         struct cbe_iommu *iommu;
 514         struct dev_archdata *archdata = &dev->archdata;
 515
 516         if (get_pci_dma_ops() == &dma_direct_ops) {
 517                 archdata->dma_data = (void *)cell_dma_direct_offset;
 518                 return;
 519         }
 520
 521         /* Current implementation uses the first window available in that
 522          * node's iommu. We -might- do something smarter later though it may
 523          * never be necessary
 524          */
 525         iommu = cell_iommu_for_node(archdata->numa_node);
 526         if (iommu == NULL || list_empty(&iommu->windows)) {
 527                 printk(KERN_ERR "iommu: missing iommu for %s (node %d)\n",
 528                        archdata->of_node ? archdata->of_node->full_name : "?",
 529                        archdata->numa_node);
 530                 return;
 531         }
 532         window = list_entry(iommu->windows.next, struct iommu_window, list);
 533
 534         archdata->dma_data = &window->table;
 535 }
 536
 537 static void cell_pci_dma_dev_setup(struct pci_dev *dev)
 538 {
 539         cell_dma_dev_setup(&dev->dev);
 540 }
 541
 542 static int cell_of_bus_notify(struct notifier_block *nb, unsigned long action,
 543                               void *data)
 544 {
 545         struct device *dev = data;
 546
 547         /* We are only intereted in device addition */
 548         if (action != BUS_NOTIFY_ADD_DEVICE)
 549                 return 0;
 550
 551         /* We use the PCI DMA ops */
 552         dev->archdata.dma_ops = get_pci_dma_ops();
 553
 554         cell_dma_dev_setup(dev);
 555
 556         return 0;
 557 }
 558
 559 static struct notifier_block cell_of_bus_notifier = {
 560         .notifier_call = cell_of_bus_notify
 561 };
 562
 563 static int __init cell_iommu_get_window(struct device_node *np,
 564                                          unsigned long *base,
 565                                          unsigned long *size)
 566 {
 567         const void *dma_window;
 568         unsigned long index;
 569
 570         /* Use ibm,dma-window if available, else, hard code ! */
 571         dma_window = of_get_property(np, "ibm,dma-window", NULL);
 572         if (dma_window == NULL) {
 573                 *base = 0;
 574                 *size = 0x80000000u;
 575                 return -ENODEV;
 576         }
 577
 578         of_parse_dma_window(np, dma_window, &index, base, size);
 579         return 0;
 580 }
 581
 582 static struct cbe_iommu * __init cell_iommu_alloc(struct device_node *np)
 583 {
 584         struct cbe_iommu *iommu;
 585         int nid, i;
 586
 587         /* Get node ID */
 588         nid = of_node_to_nid(np);
 589         if (nid < 0) {
 590                 printk(KERN_ERR "iommu: failed to get node for %s\n",
 591                        np->full_name);
 592                 return NULL;
 593         }
 594         pr_debug("iommu: setting up iommu for node %d (%s)\n",
 595                  nid, np->full_name);
 596
 597         /* XXX todo: If we can have multiple windows on the same IOMMU, which
 598          * isn't the case today, we probably want here to check wether the
 599          * iommu for that node is already setup.
 600          * However, there might be issue with getting the size right so let's
 601          * ignore that for now. We might want to completely get rid of the
 602          * multiple window support since the cell iommu supports per-page ioids
 603          */
 604
 605         if (cbe_nr_iommus >= NR_IOMMUS) {
 606                 printk(KERN_ERR "iommu: too many IOMMUs detected ! (%s)\n",
 607                        np->full_name);
 608                 return NULL;
 609         }
 610
 611         /* Init base fields */
 612         i = cbe_nr_iommus++;
 613         iommu = &iommus[i];
 614         iommu->stab = NULL;
 615         iommu->nid = nid;
 616         snprintf(iommu->name, sizeof(iommu->name), "iommu%d", i);
 617         INIT_LIST_HEAD(&iommu->windows);
 618
 619         return iommu;
 620 }
 621
 622 static void __init cell_iommu_init_one(struct device_node *np,
 623                                        unsigned long offset)
 624 {
 625         struct cbe_iommu *iommu;
 626         unsigned long base, size;
 627
 628         iommu = cell_iommu_alloc(np);
 629         if (!iommu)
 630                 return;
 631
 632         /* Obtain a window for it */
 633         cell_iommu_get_window(np, &base, &size);
 634
 635         pr_debug("\ttranslating window 0x%lx...0x%lx\n",
 636                  base, base + size - 1);
 637
 638         /* Initialize the hardware */
 639         cell_iommu_setup_hardware(iommu, base, size);
 640
 641         /* Setup the iommu_table */
 642         cell_iommu_setup_window(iommu, np, base, size,
 643                                 offset >> IOMMU_PAGE_SHIFT);
 644 }
 645
 646 static void __init cell_disable_iommus(void)
 647 {
 648         int node;
 649         unsigned long base, val;
 650         void __iomem *xregs, *cregs;
 651
 652         /* Make sure IOC translation is disabled on all nodes */
 653         for_each_online_node(node) {
 654                 if (cell_iommu_find_ioc(node, &base))
 655                         continue;
 656                 xregs = ioremap(base, IOC_Reg_Size);
 657                 if (xregs == NULL)
 658                         continue;
 659                 cregs = xregs + IOC_IOCmd_Offset;
 660
 661                 pr_debug("iommu: cleaning up iommu on node %d\n", node);
 662
 663                 out_be64(xregs + IOC_IOST_Origin, 0);
 664                 (void)in_be64(xregs + IOC_IOST_Origin);
 665                 val = in_be64(cregs + IOC_IOCmd_Cfg);
 666                 val &= ~IOC_IOCmd_Cfg_TE;
 667                 out_be64(cregs + IOC_IOCmd_Cfg, val);
 668                 (void)in_be64(cregs + IOC_IOCmd_Cfg);
 669
 670                 iounmap(xregs);
 671         }
 672 }
 673
 674 static int __init cell_iommu_init_disabled(void)
 675 {
 676         struct device_node *np = NULL;
 677         unsigned long base = 0, size;
 678
 679         /* When no iommu is present, we use direct DMA ops */
 680         set_pci_dma_ops(&dma_direct_ops);
 681
 682         /* First make sure all IOC translation is turned off */
 683         cell_disable_iommus();
 684
 685         /* If we have no Axon, we set up the spider DMA magic offset */
 686         if (of_find_node_by_name(NULL, "axon") == NULL)
 687                 cell_dma_direct_offset = SPIDER_DMA_OFFSET;
 688
 689         /* Now we need to check to see where the memory is mapped
 690          * in PCI space. We assume that all busses use the same dma
 691          * window which is always the case so far on Cell, thus we
 692          * pick up the first pci-internal node we can find and check
 693          * the DMA window from there.
 694          */
 695         for_each_node_by_name(np, "axon") {
 696                 if (np->parent == NULL || np->parent->parent != NULL)
 697                         continue;
 698                 if (cell_iommu_get_window(np, &base, &size) == 0)
 699                         break;
 700         }
 701         if (np == NULL) {
 702                 for_each_node_by_name(np, "pci-internal") {
 703                         if (np->parent == NULL || np->parent->parent != NULL)
 704                                 continue;
 705                         if (cell_iommu_get_window(np, &base, &size) == 0)
 706                                 break;
 707                 }
 708         }
 709         of_node_put(np);
 710
 711         /* If we found a DMA window, we check if it's big enough to enclose
 712          * all of physical memory. If not, we force enable IOMMU
 713          */
 714         if (np && size < lmb_end_of_DRAM()) {
 715                 printk(KERN_WARNING "iommu: force-enabled, dma window"
 716                        " (%ldMB) smaller than total memory (%ldMB)\n",
 717                        size >> 20, lmb_end_of_DRAM() >> 20);
 718                 return -ENODEV;
 719         }
 720
 721         cell_dma_direct_offset += base;
 722
 723         if (cell_dma_direct_offset != 0)
 724                 ppc_md.pci_dma_dev_setup = cell_pci_dma_dev_setup;
 725
 726         printk("iommu: disabled, direct DMA offset is 0x%lx\n",
 727                cell_dma_direct_offset);
 728
 729         return 0;
 730 }
 731
 732 static int __init cell_iommu_init(void)
 733 {
 734         struct device_node *np;
 735
 736         /* If IOMMU is disabled or we have little enough RAM to not need
 737          * to enable it, we setup a direct mapping.
 738          *
 739          * Note: should we make sure we have the IOMMU actually disabled ?
 740          */
 741         if (iommu_is_off ||
 742             (!iommu_force_on && lmb_end_of_DRAM() <= 0x80000000ull))
 743                 if (cell_iommu_init_disabled() == 0)
 744                         goto bail;
 745
 746         /* Setup various ppc_md. callbacks */
 747         ppc_md.pci_dma_dev_setup = cell_pci_dma_dev_setup;
 748         ppc_md.tce_build = tce_build_cell;
 749         ppc_md.tce_free = tce_free_cell;
 750
 751         /* Create an iommu for each /axon node.  */
 752         for_each_node_by_name(np, "axon") {
 753                 if (np->parent == NULL || np->parent->parent != NULL)
 754                         continue;
 755                 cell_iommu_init_one(np, 0);
 756         }
 757
 758         /* Create an iommu for each toplevel /pci-internal node for
 759          * old hardware/firmware
 760          */
 761         for_each_node_by_name(np, "pci-internal") {
 762                 if (np->parent == NULL || np->parent->parent != NULL)
 763                         continue;
 764                 cell_iommu_init_one(np, SPIDER_DMA_OFFSET);
 765         }
 766
 767         /* Setup default PCI iommu ops */
 768         set_pci_dma_ops(&dma_iommu_ops);
 769
 770  bail:
 771         /* Register callbacks on OF platform device addition/removal
 772          * to handle linking them to the right DMA operations
 773          */
 774         bus_register_notifier(&of_platform_bus_type, &cell_of_bus_notifier);
 775
 776         return 0;
 777 }
 778 machine_arch_initcall(cell, cell_iommu_init);
 779 machine_arch_initcall(celleb_native, cell_iommu_init);
 780