]> pilppa.org Git - linux-2.6-omap-h63xx.git/blob - arch/x86/kernel/smpboot.c
x86, smp: refactor ->store/restore_NMI_vector() methods
[linux-2.6-omap-h63xx.git] / arch / x86 / kernel / smpboot.c
1 /*
2  *      x86 SMP booting functions
3  *
4  *      (c) 1995 Alan Cox, Building #3 <alan@lxorguk.ukuu.org.uk>
5  *      (c) 1998, 1999, 2000 Ingo Molnar <mingo@redhat.com>
6  *      Copyright 2001 Andi Kleen, SuSE Labs.
7  *
8  *      Much of the core SMP work is based on previous work by Thomas Radke, to
9  *      whom a great many thanks are extended.
10  *
11  *      Thanks to Intel for making available several different Pentium,
12  *      Pentium Pro and Pentium-II/Xeon MP machines.
13  *      Original development of Linux SMP code supported by Caldera.
14  *
15  *      This code is released under the GNU General Public License version 2 or
16  *      later.
17  *
18  *      Fixes
19  *              Felix Koop      :       NR_CPUS used properly
20  *              Jose Renau      :       Handle single CPU case.
21  *              Alan Cox        :       By repeated request 8) - Total BogoMIPS report.
22  *              Greg Wright     :       Fix for kernel stacks panic.
23  *              Erich Boleyn    :       MP v1.4 and additional changes.
24  *      Matthias Sattler        :       Changes for 2.1 kernel map.
25  *      Michel Lespinasse       :       Changes for 2.1 kernel map.
26  *      Michael Chastain        :       Change trampoline.S to gnu as.
27  *              Alan Cox        :       Dumb bug: 'B' step PPro's are fine
28  *              Ingo Molnar     :       Added APIC timers, based on code
29  *                                      from Jose Renau
30  *              Ingo Molnar     :       various cleanups and rewrites
31  *              Tigran Aivazian :       fixed "0.00 in /proc/uptime on SMP" bug.
32  *      Maciej W. Rozycki       :       Bits for genuine 82489DX APICs
33  *      Andi Kleen              :       Changed for SMP boot into long mode.
34  *              Martin J. Bligh :       Added support for multi-quad systems
35  *              Dave Jones      :       Report invalid combinations of Athlon CPUs.
36  *              Rusty Russell   :       Hacked into shape for new "hotplug" boot process.
37  *      Andi Kleen              :       Converted to new state machine.
38  *      Ashok Raj               :       CPU hotplug support
39  *      Glauber Costa           :       i386 and x86_64 integration
40  */
41
42 #include <linux/init.h>
43 #include <linux/smp.h>
44 #include <linux/module.h>
45 #include <linux/sched.h>
46 #include <linux/percpu.h>
47 #include <linux/bootmem.h>
48 #include <linux/err.h>
49 #include <linux/nmi.h>
50
51 #include <asm/acpi.h>
52 #include <asm/desc.h>
53 #include <asm/nmi.h>
54 #include <asm/irq.h>
55 #include <asm/idle.h>
56 #include <asm/trampoline.h>
57 #include <asm/cpu.h>
58 #include <asm/numa.h>
59 #include <asm/pgtable.h>
60 #include <asm/tlbflush.h>
61 #include <asm/mtrr.h>
62 #include <asm/vmi.h>
63 #include <asm/genapic.h>
64 #include <asm/setup.h>
65 #include <asm/uv/uv.h>
66 #include <linux/mc146818rtc.h>
67
68 #include <mach_apic.h>
69 #include <mach_wakecpu.h>
70 #include <smpboot_hooks.h>
71
72 #ifdef CONFIG_X86_32
73 u8 apicid_2_node[MAX_APICID];
74 static int low_mappings;
75 #endif
76
77 /* State of each CPU */
78 DEFINE_PER_CPU(int, cpu_state) = { 0 };
79
80 /* Store all idle threads, this can be reused instead of creating
81 * a new thread. Also avoids complicated thread destroy functionality
82 * for idle threads.
83 */
84 #ifdef CONFIG_HOTPLUG_CPU
85 /*
86  * Needed only for CONFIG_HOTPLUG_CPU because __cpuinitdata is
87  * removed after init for !CONFIG_HOTPLUG_CPU.
88  */
89 static DEFINE_PER_CPU(struct task_struct *, idle_thread_array);
90 #define get_idle_for_cpu(x)      (per_cpu(idle_thread_array, x))
91 #define set_idle_for_cpu(x, p)   (per_cpu(idle_thread_array, x) = (p))
92 #else
93 static struct task_struct *idle_thread_array[NR_CPUS] __cpuinitdata ;
94 #define get_idle_for_cpu(x)      (idle_thread_array[(x)])
95 #define set_idle_for_cpu(x, p)   (idle_thread_array[(x)] = (p))
96 #endif
97
98 /* Number of siblings per CPU package */
99 int smp_num_siblings = 1;
100 EXPORT_SYMBOL(smp_num_siblings);
101
102 /* Last level cache ID of each logical CPU */
103 DEFINE_PER_CPU(u16, cpu_llc_id) = BAD_APICID;
104
105 /* representing HT siblings of each logical CPU */
106 DEFINE_PER_CPU(cpumask_t, cpu_sibling_map);
107 EXPORT_PER_CPU_SYMBOL(cpu_sibling_map);
108
109 /* representing HT and core siblings of each logical CPU */
110 DEFINE_PER_CPU(cpumask_t, cpu_core_map);
111 EXPORT_PER_CPU_SYMBOL(cpu_core_map);
112
113 /* Per CPU bogomips and other parameters */
114 DEFINE_PER_CPU_SHARED_ALIGNED(struct cpuinfo_x86, cpu_info);
115 EXPORT_PER_CPU_SYMBOL(cpu_info);
116
117 static atomic_t init_deasserted;
118
119
120 /* Set if we find a B stepping CPU */
121 static int __cpuinitdata smp_b_stepping;
122
123 #if defined(CONFIG_NUMA) && defined(CONFIG_X86_32)
124
125 /* which logical CPUs are on which nodes */
126 cpumask_t node_to_cpumask_map[MAX_NUMNODES] __read_mostly =
127                                 { [0 ... MAX_NUMNODES-1] = CPU_MASK_NONE };
128 EXPORT_SYMBOL(node_to_cpumask_map);
129 /* which node each logical CPU is on */
130 int cpu_to_node_map[NR_CPUS] __read_mostly = { [0 ... NR_CPUS-1] = 0 };
131 EXPORT_SYMBOL(cpu_to_node_map);
132
133 /* set up a mapping between cpu and node. */
134 static void map_cpu_to_node(int cpu, int node)
135 {
136         printk(KERN_INFO "Mapping cpu %d to node %d\n", cpu, node);
137         cpumask_set_cpu(cpu, &node_to_cpumask_map[node]);
138         cpu_to_node_map[cpu] = node;
139 }
140
141 /* undo a mapping between cpu and node. */
142 static void unmap_cpu_to_node(int cpu)
143 {
144         int node;
145
146         printk(KERN_INFO "Unmapping cpu %d from all nodes\n", cpu);
147         for (node = 0; node < MAX_NUMNODES; node++)
148                 cpumask_clear_cpu(cpu, &node_to_cpumask_map[node]);
149         cpu_to_node_map[cpu] = 0;
150 }
151 #else /* !(CONFIG_NUMA && CONFIG_X86_32) */
152 #define map_cpu_to_node(cpu, node)      ({})
153 #define unmap_cpu_to_node(cpu)  ({})
154 #endif
155
156 #ifdef CONFIG_X86_32
157 static int boot_cpu_logical_apicid;
158
159 u8 cpu_2_logical_apicid[NR_CPUS] __read_mostly =
160                                         { [0 ... NR_CPUS-1] = BAD_APICID };
161
162 static void map_cpu_to_logical_apicid(void)
163 {
164         int cpu = smp_processor_id();
165         int apicid = logical_smp_processor_id();
166         int node = apic->apicid_to_node(apicid);
167
168         if (!node_online(node))
169                 node = first_online_node;
170
171         cpu_2_logical_apicid[cpu] = apicid;
172         map_cpu_to_node(cpu, node);
173 }
174
175 void numa_remove_cpu(int cpu)
176 {
177         cpu_2_logical_apicid[cpu] = BAD_APICID;
178         unmap_cpu_to_node(cpu);
179 }
180 #else
181 #define map_cpu_to_logical_apicid()  do {} while (0)
182 #endif
183
184 /*
185  * Report back to the Boot Processor.
186  * Running on AP.
187  */
188 static void __cpuinit smp_callin(void)
189 {
190         int cpuid, phys_id;
191         unsigned long timeout;
192
193         /*
194          * If waken up by an INIT in an 82489DX configuration
195          * we may get here before an INIT-deassert IPI reaches
196          * our local APIC.  We have to wait for the IPI or we'll
197          * lock up on an APIC access.
198          */
199         if (apic->wait_for_init_deassert)
200                 apic->wait_for_init_deassert(&init_deasserted);
201
202         /*
203          * (This works even if the APIC is not enabled.)
204          */
205         phys_id = read_apic_id();
206         cpuid = smp_processor_id();
207         if (cpumask_test_cpu(cpuid, cpu_callin_mask)) {
208                 panic("%s: phys CPU#%d, CPU#%d already present??\n", __func__,
209                                         phys_id, cpuid);
210         }
211         pr_debug("CPU#%d (phys ID: %d) waiting for CALLOUT\n", cpuid, phys_id);
212
213         /*
214          * STARTUP IPIs are fragile beasts as they might sometimes
215          * trigger some glue motherboard logic. Complete APIC bus
216          * silence for 1 second, this overestimates the time the
217          * boot CPU is spending to send the up to 2 STARTUP IPIs
218          * by a factor of two. This should be enough.
219          */
220
221         /*
222          * Waiting 2s total for startup (udelay is not yet working)
223          */
224         timeout = jiffies + 2*HZ;
225         while (time_before(jiffies, timeout)) {
226                 /*
227                  * Has the boot CPU finished it's STARTUP sequence?
228                  */
229                 if (cpumask_test_cpu(cpuid, cpu_callout_mask))
230                         break;
231                 cpu_relax();
232         }
233
234         if (!time_before(jiffies, timeout)) {
235                 panic("%s: CPU%d started up but did not get a callout!\n",
236                       __func__, cpuid);
237         }
238
239         /*
240          * the boot CPU has finished the init stage and is spinning
241          * on callin_map until we finish. We are free to set up this
242          * CPU, first the APIC. (this is probably redundant on most
243          * boards)
244          */
245
246         pr_debug("CALLIN, before setup_local_APIC().\n");
247         if (apic->smp_callin_clear_local_apic)
248                 apic->smp_callin_clear_local_apic();
249         setup_local_APIC();
250         end_local_APIC_setup();
251         map_cpu_to_logical_apicid();
252
253         notify_cpu_starting(cpuid);
254         /*
255          * Get our bogomips.
256          *
257          * Need to enable IRQs because it can take longer and then
258          * the NMI watchdog might kill us.
259          */
260         local_irq_enable();
261         calibrate_delay();
262         local_irq_disable();
263         pr_debug("Stack at about %p\n", &cpuid);
264
265         /*
266          * Save our processor parameters
267          */
268         smp_store_cpu_info(cpuid);
269
270         /*
271          * Allow the master to continue.
272          */
273         cpumask_set_cpu(cpuid, cpu_callin_mask);
274 }
275
276 static int __cpuinitdata unsafe_smp;
277
278 /*
279  * Activate a secondary processor.
280  */
281 notrace static void __cpuinit start_secondary(void *unused)
282 {
283         /*
284          * Don't put *anything* before cpu_init(), SMP booting is too
285          * fragile that we want to limit the things done here to the
286          * most necessary things.
287          */
288         vmi_bringup();
289         cpu_init();
290         preempt_disable();
291         smp_callin();
292
293         /* otherwise gcc will move up smp_processor_id before the cpu_init */
294         barrier();
295         /*
296          * Check TSC synchronization with the BP:
297          */
298         check_tsc_sync_target();
299
300         if (nmi_watchdog == NMI_IO_APIC) {
301                 disable_8259A_irq(0);
302                 enable_NMI_through_LVT0();
303                 enable_8259A_irq(0);
304         }
305
306 #ifdef CONFIG_X86_32
307         while (low_mappings)
308                 cpu_relax();
309         __flush_tlb_all();
310 #endif
311
312         /* This must be done before setting cpu_online_map */
313         set_cpu_sibling_map(raw_smp_processor_id());
314         wmb();
315
316         /*
317          * We need to hold call_lock, so there is no inconsistency
318          * between the time smp_call_function() determines number of
319          * IPI recipients, and the time when the determination is made
320          * for which cpus receive the IPI. Holding this
321          * lock helps us to not include this cpu in a currently in progress
322          * smp_call_function().
323          *
324          * We need to hold vector_lock so there the set of online cpus
325          * does not change while we are assigning vectors to cpus.  Holding
326          * this lock ensures we don't half assign or remove an irq from a cpu.
327          */
328         ipi_call_lock();
329         lock_vector_lock();
330         __setup_vector_irq(smp_processor_id());
331         set_cpu_online(smp_processor_id(), true);
332         unlock_vector_lock();
333         ipi_call_unlock();
334         per_cpu(cpu_state, smp_processor_id()) = CPU_ONLINE;
335
336         /* enable local interrupts */
337         local_irq_enable();
338
339         setup_secondary_clock();
340
341         wmb();
342         cpu_idle();
343 }
344
345 static void __cpuinit smp_apply_quirks(struct cpuinfo_x86 *c)
346 {
347         /*
348          * Mask B, Pentium, but not Pentium MMX
349          */
350         if (c->x86_vendor == X86_VENDOR_INTEL &&
351             c->x86 == 5 &&
352             c->x86_mask >= 1 && c->x86_mask <= 4 &&
353             c->x86_model <= 3)
354                 /*
355                  * Remember we have B step Pentia with bugs
356                  */
357                 smp_b_stepping = 1;
358
359         /*
360          * Certain Athlons might work (for various values of 'work') in SMP
361          * but they are not certified as MP capable.
362          */
363         if ((c->x86_vendor == X86_VENDOR_AMD) && (c->x86 == 6)) {
364
365                 if (num_possible_cpus() == 1)
366                         goto valid_k7;
367
368                 /* Athlon 660/661 is valid. */
369                 if ((c->x86_model == 6) && ((c->x86_mask == 0) ||
370                     (c->x86_mask == 1)))
371                         goto valid_k7;
372
373                 /* Duron 670 is valid */
374                 if ((c->x86_model == 7) && (c->x86_mask == 0))
375                         goto valid_k7;
376
377                 /*
378                  * Athlon 662, Duron 671, and Athlon >model 7 have capability
379                  * bit. It's worth noting that the A5 stepping (662) of some
380                  * Athlon XP's have the MP bit set.
381                  * See http://www.heise.de/newsticker/data/jow-18.10.01-000 for
382                  * more.
383                  */
384                 if (((c->x86_model == 6) && (c->x86_mask >= 2)) ||
385                     ((c->x86_model == 7) && (c->x86_mask >= 1)) ||
386                      (c->x86_model > 7))
387                         if (cpu_has_mp)
388                                 goto valid_k7;
389
390                 /* If we get here, not a certified SMP capable AMD system. */
391                 unsafe_smp = 1;
392         }
393
394 valid_k7:
395         ;
396 }
397
398 static void __cpuinit smp_checks(void)
399 {
400         if (smp_b_stepping)
401                 printk(KERN_WARNING "WARNING: SMP operation may be unreliable"
402                                     "with B stepping processors.\n");
403
404         /*
405          * Don't taint if we are running SMP kernel on a single non-MP
406          * approved Athlon
407          */
408         if (unsafe_smp && num_online_cpus() > 1) {
409                 printk(KERN_INFO "WARNING: This combination of AMD"
410                         "processors is not suitable for SMP.\n");
411                 add_taint(TAINT_UNSAFE_SMP);
412         }
413 }
414
415 /*
416  * The bootstrap kernel entry code has set these up. Save them for
417  * a given CPU
418  */
419
420 void __cpuinit smp_store_cpu_info(int id)
421 {
422         struct cpuinfo_x86 *c = &cpu_data(id);
423
424         *c = boot_cpu_data;
425         c->cpu_index = id;
426         if (id != 0)
427                 identify_secondary_cpu(c);
428         smp_apply_quirks(c);
429 }
430
431
432 void __cpuinit set_cpu_sibling_map(int cpu)
433 {
434         int i;
435         struct cpuinfo_x86 *c = &cpu_data(cpu);
436
437         cpumask_set_cpu(cpu, cpu_sibling_setup_mask);
438
439         if (smp_num_siblings > 1) {
440                 for_each_cpu(i, cpu_sibling_setup_mask) {
441                         struct cpuinfo_x86 *o = &cpu_data(i);
442
443                         if (c->phys_proc_id == o->phys_proc_id &&
444                             c->cpu_core_id == o->cpu_core_id) {
445                                 cpumask_set_cpu(i, cpu_sibling_mask(cpu));
446                                 cpumask_set_cpu(cpu, cpu_sibling_mask(i));
447                                 cpumask_set_cpu(i, cpu_core_mask(cpu));
448                                 cpumask_set_cpu(cpu, cpu_core_mask(i));
449                                 cpumask_set_cpu(i, &c->llc_shared_map);
450                                 cpumask_set_cpu(cpu, &o->llc_shared_map);
451                         }
452                 }
453         } else {
454                 cpumask_set_cpu(cpu, cpu_sibling_mask(cpu));
455         }
456
457         cpumask_set_cpu(cpu, &c->llc_shared_map);
458
459         if (current_cpu_data.x86_max_cores == 1) {
460                 cpumask_copy(cpu_core_mask(cpu), cpu_sibling_mask(cpu));
461                 c->booted_cores = 1;
462                 return;
463         }
464
465         for_each_cpu(i, cpu_sibling_setup_mask) {
466                 if (per_cpu(cpu_llc_id, cpu) != BAD_APICID &&
467                     per_cpu(cpu_llc_id, cpu) == per_cpu(cpu_llc_id, i)) {
468                         cpumask_set_cpu(i, &c->llc_shared_map);
469                         cpumask_set_cpu(cpu, &cpu_data(i).llc_shared_map);
470                 }
471                 if (c->phys_proc_id == cpu_data(i).phys_proc_id) {
472                         cpumask_set_cpu(i, cpu_core_mask(cpu));
473                         cpumask_set_cpu(cpu, cpu_core_mask(i));
474                         /*
475                          *  Does this new cpu bringup a new core?
476                          */
477                         if (cpumask_weight(cpu_sibling_mask(cpu)) == 1) {
478                                 /*
479                                  * for each core in package, increment
480                                  * the booted_cores for this new cpu
481                                  */
482                                 if (cpumask_first(cpu_sibling_mask(i)) == i)
483                                         c->booted_cores++;
484                                 /*
485                                  * increment the core count for all
486                                  * the other cpus in this package
487                                  */
488                                 if (i != cpu)
489                                         cpu_data(i).booted_cores++;
490                         } else if (i != cpu && !c->booted_cores)
491                                 c->booted_cores = cpu_data(i).booted_cores;
492                 }
493         }
494 }
495
496 /* maps the cpu to the sched domain representing multi-core */
497 const struct cpumask *cpu_coregroup_mask(int cpu)
498 {
499         struct cpuinfo_x86 *c = &cpu_data(cpu);
500         /*
501          * For perf, we return last level cache shared map.
502          * And for power savings, we return cpu_core_map
503          */
504         if (sched_mc_power_savings || sched_smt_power_savings)
505                 return cpu_core_mask(cpu);
506         else
507                 return &c->llc_shared_map;
508 }
509
510 cpumask_t cpu_coregroup_map(int cpu)
511 {
512         return *cpu_coregroup_mask(cpu);
513 }
514
515 static void impress_friends(void)
516 {
517         int cpu;
518         unsigned long bogosum = 0;
519         /*
520          * Allow the user to impress friends.
521          */
522         pr_debug("Before bogomips.\n");
523         for_each_possible_cpu(cpu)
524                 if (cpumask_test_cpu(cpu, cpu_callout_mask))
525                         bogosum += cpu_data(cpu).loops_per_jiffy;
526         printk(KERN_INFO
527                 "Total of %d processors activated (%lu.%02lu BogoMIPS).\n",
528                 num_online_cpus(),
529                 bogosum/(500000/HZ),
530                 (bogosum/(5000/HZ))%100);
531
532         pr_debug("Before bogocount - setting activated=1.\n");
533 }
534
535 void __inquire_remote_apic(int apicid)
536 {
537         unsigned i, regs[] = { APIC_ID >> 4, APIC_LVR >> 4, APIC_SPIV >> 4 };
538         char *names[] = { "ID", "VERSION", "SPIV" };
539         int timeout;
540         u32 status;
541
542         printk(KERN_INFO "Inquiring remote APIC 0x%x...\n", apicid);
543
544         for (i = 0; i < ARRAY_SIZE(regs); i++) {
545                 printk(KERN_INFO "... APIC 0x%x %s: ", apicid, names[i]);
546
547                 /*
548                  * Wait for idle.
549                  */
550                 status = safe_apic_wait_icr_idle();
551                 if (status)
552                         printk(KERN_CONT
553                                "a previous APIC delivery may have failed\n");
554
555                 apic_icr_write(APIC_DM_REMRD | regs[i], apicid);
556
557                 timeout = 0;
558                 do {
559                         udelay(100);
560                         status = apic_read(APIC_ICR) & APIC_ICR_RR_MASK;
561                 } while (status == APIC_ICR_RR_INPROG && timeout++ < 1000);
562
563                 switch (status) {
564                 case APIC_ICR_RR_VALID:
565                         status = apic_read(APIC_RRR);
566                         printk(KERN_CONT "%08x\n", status);
567                         break;
568                 default:
569                         printk(KERN_CONT "failed\n");
570                 }
571         }
572 }
573
574 /*
575  * Poke the other CPU in the eye via NMI to wake it up. Remember that the normal
576  * INIT, INIT, STARTUP sequence will reset the chip hard for us, and this
577  * won't ... remember to clear down the APIC, etc later.
578  */
579 int __devinit
580 wakeup_secondary_cpu_via_nmi(int logical_apicid, unsigned long start_eip)
581 {
582         unsigned long send_status, accept_status = 0;
583         int maxlvt;
584
585         /* Target chip */
586         /* Boot on the stack */
587         /* Kick the second */
588         apic_icr_write(APIC_DM_NMI | apic->dest_logical, logical_apicid);
589
590         pr_debug("Waiting for send to finish...\n");
591         send_status = safe_apic_wait_icr_idle();
592
593         /*
594          * Give the other CPU some time to accept the IPI.
595          */
596         udelay(200);
597         if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid])) {
598                 maxlvt = lapic_get_maxlvt();
599                 if (maxlvt > 3)                 /* Due to the Pentium erratum 3AP.  */
600                         apic_write(APIC_ESR, 0);
601                 accept_status = (apic_read(APIC_ESR) & 0xEF);
602         }
603         pr_debug("NMI sent.\n");
604
605         if (send_status)
606                 printk(KERN_ERR "APIC never delivered???\n");
607         if (accept_status)
608                 printk(KERN_ERR "APIC delivery error (%lx).\n", accept_status);
609
610         return (send_status | accept_status);
611 }
612
613 int __devinit
614 wakeup_secondary_cpu_via_init(int phys_apicid, unsigned long start_eip)
615 {
616         unsigned long send_status, accept_status = 0;
617         int maxlvt, num_starts, j;
618
619         if (get_uv_system_type() == UV_NON_UNIQUE_APIC) {
620                 send_status = uv_wakeup_secondary(phys_apicid, start_eip);
621                 atomic_set(&init_deasserted, 1);
622                 return send_status;
623         }
624
625         maxlvt = lapic_get_maxlvt();
626
627         /*
628          * Be paranoid about clearing APIC errors.
629          */
630         if (APIC_INTEGRATED(apic_version[phys_apicid])) {
631                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
632                         apic_write(APIC_ESR, 0);
633                 apic_read(APIC_ESR);
634         }
635
636         pr_debug("Asserting INIT.\n");
637
638         /*
639          * Turn INIT on target chip
640          */
641         /*
642          * Send IPI
643          */
644         apic_icr_write(APIC_INT_LEVELTRIG | APIC_INT_ASSERT | APIC_DM_INIT,
645                        phys_apicid);
646
647         pr_debug("Waiting for send to finish...\n");
648         send_status = safe_apic_wait_icr_idle();
649
650         mdelay(10);
651
652         pr_debug("Deasserting INIT.\n");
653
654         /* Target chip */
655         /* Send IPI */
656         apic_icr_write(APIC_INT_LEVELTRIG | APIC_DM_INIT, phys_apicid);
657
658         pr_debug("Waiting for send to finish...\n");
659         send_status = safe_apic_wait_icr_idle();
660
661         mb();
662         atomic_set(&init_deasserted, 1);
663
664         /*
665          * Should we send STARTUP IPIs ?
666          *
667          * Determine this based on the APIC version.
668          * If we don't have an integrated APIC, don't send the STARTUP IPIs.
669          */
670         if (APIC_INTEGRATED(apic_version[phys_apicid]))
671                 num_starts = 2;
672         else
673                 num_starts = 0;
674
675         /*
676          * Paravirt / VMI wants a startup IPI hook here to set up the
677          * target processor state.
678          */
679         startup_ipi_hook(phys_apicid, (unsigned long) start_secondary,
680                          (unsigned long)stack_start.sp);
681
682         /*
683          * Run STARTUP IPI loop.
684          */
685         pr_debug("#startup loops: %d.\n", num_starts);
686
687         for (j = 1; j <= num_starts; j++) {
688                 pr_debug("Sending STARTUP #%d.\n", j);
689                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
690                         apic_write(APIC_ESR, 0);
691                 apic_read(APIC_ESR);
692                 pr_debug("After apic_write.\n");
693
694                 /*
695                  * STARTUP IPI
696                  */
697
698                 /* Target chip */
699                 /* Boot on the stack */
700                 /* Kick the second */
701                 apic_icr_write(APIC_DM_STARTUP | (start_eip >> 12),
702                                phys_apicid);
703
704                 /*
705                  * Give the other CPU some time to accept the IPI.
706                  */
707                 udelay(300);
708
709                 pr_debug("Startup point 1.\n");
710
711                 pr_debug("Waiting for send to finish...\n");
712                 send_status = safe_apic_wait_icr_idle();
713
714                 /*
715                  * Give the other CPU some time to accept the IPI.
716                  */
717                 udelay(200);
718                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
719                         apic_write(APIC_ESR, 0);
720                 accept_status = (apic_read(APIC_ESR) & 0xEF);
721                 if (send_status || accept_status)
722                         break;
723         }
724         pr_debug("After Startup.\n");
725
726         if (send_status)
727                 printk(KERN_ERR "APIC never delivered???\n");
728         if (accept_status)
729                 printk(KERN_ERR "APIC delivery error (%lx).\n", accept_status);
730
731         return (send_status | accept_status);
732 }
733
734 struct create_idle {
735         struct work_struct work;
736         struct task_struct *idle;
737         struct completion done;
738         int cpu;
739 };
740
741 static void __cpuinit do_fork_idle(struct work_struct *work)
742 {
743         struct create_idle *c_idle =
744                 container_of(work, struct create_idle, work);
745
746         c_idle->idle = fork_idle(c_idle->cpu);
747         complete(&c_idle->done);
748 }
749
750 static int __cpuinit do_boot_cpu(int apicid, int cpu)
751 /*
752  * NOTE - on most systems this is a PHYSICAL apic ID, but on multiquad
753  * (ie clustered apic addressing mode), this is a LOGICAL apic ID.
754  * Returns zero if CPU booted OK, else error code from wakeup_secondary_cpu.
755  */
756 {
757         unsigned long boot_error = 0;
758         int timeout;
759         unsigned long start_ip;
760         unsigned short nmi_high = 0, nmi_low = 0;
761         struct create_idle c_idle = {
762                 .cpu = cpu,
763                 .done = COMPLETION_INITIALIZER_ONSTACK(c_idle.done),
764         };
765         INIT_WORK(&c_idle.work, do_fork_idle);
766
767         alternatives_smp_switch(1);
768
769         c_idle.idle = get_idle_for_cpu(cpu);
770
771         /*
772          * We can't use kernel_thread since we must avoid to
773          * reschedule the child.
774          */
775         if (c_idle.idle) {
776                 c_idle.idle->thread.sp = (unsigned long) (((struct pt_regs *)
777                         (THREAD_SIZE +  task_stack_page(c_idle.idle))) - 1);
778                 init_idle(c_idle.idle, cpu);
779                 goto do_rest;
780         }
781
782         if (!keventd_up() || current_is_keventd())
783                 c_idle.work.func(&c_idle.work);
784         else {
785                 schedule_work(&c_idle.work);
786                 wait_for_completion(&c_idle.done);
787         }
788
789         if (IS_ERR(c_idle.idle)) {
790                 printk("failed fork for CPU %d\n", cpu);
791                 return PTR_ERR(c_idle.idle);
792         }
793
794         set_idle_for_cpu(cpu, c_idle.idle);
795 do_rest:
796         per_cpu(current_task, cpu) = c_idle.idle;
797 #ifdef CONFIG_X86_32
798         /* Stack for startup_32 can be just as for start_secondary onwards */
799         irq_ctx_init(cpu);
800 #else
801         clear_tsk_thread_flag(c_idle.idle, TIF_FORK);
802         initial_gs = per_cpu_offset(cpu);
803         per_cpu(kernel_stack, cpu) =
804                 (unsigned long)task_stack_page(c_idle.idle) -
805                 KERNEL_STACK_OFFSET + THREAD_SIZE;
806 #endif
807         early_gdt_descr.address = (unsigned long)get_cpu_gdt_table(cpu);
808         initial_code = (unsigned long)start_secondary;
809         stack_start.sp = (void *) c_idle.idle->thread.sp;
810
811         /* start_ip had better be page-aligned! */
812         start_ip = setup_trampoline();
813
814         /* So we see what's up   */
815         printk(KERN_INFO "Booting processor %d APIC 0x%x ip 0x%lx\n",
816                           cpu, apicid, start_ip);
817
818         /*
819          * This grunge runs the startup process for
820          * the targeted processor.
821          */
822
823         atomic_set(&init_deasserted, 0);
824
825         if (get_uv_system_type() != UV_NON_UNIQUE_APIC) {
826
827                 pr_debug("Setting warm reset code and vector.\n");
828
829                 if (apic->store_NMI_vector)
830                         apic->store_NMI_vector(&nmi_high, &nmi_low);
831
832                 smpboot_setup_warm_reset_vector(start_ip);
833                 /*
834                  * Be paranoid about clearing APIC errors.
835                 */
836                 if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid])) {
837                         apic_write(APIC_ESR, 0);
838                         apic_read(APIC_ESR);
839                 }
840         }
841
842         /*
843          * Starting actual IPI sequence...
844          */
845         boot_error = wakeup_secondary_cpu(apicid, start_ip);
846
847         if (!boot_error) {
848                 /*
849                  * allow APs to start initializing.
850                  */
851                 pr_debug("Before Callout %d.\n", cpu);
852                 cpumask_set_cpu(cpu, cpu_callout_mask);
853                 pr_debug("After Callout %d.\n", cpu);
854
855                 /*
856                  * Wait 5s total for a response
857                  */
858                 for (timeout = 0; timeout < 50000; timeout++) {
859                         if (cpumask_test_cpu(cpu, cpu_callin_mask))
860                                 break;  /* It has booted */
861                         udelay(100);
862                 }
863
864                 if (cpumask_test_cpu(cpu, cpu_callin_mask)) {
865                         /* number CPUs logically, starting from 1 (BSP is 0) */
866                         pr_debug("OK.\n");
867                         printk(KERN_INFO "CPU%d: ", cpu);
868                         print_cpu_info(&cpu_data(cpu));
869                         pr_debug("CPU has booted.\n");
870                 } else {
871                         boot_error = 1;
872                         if (*((volatile unsigned char *)trampoline_base)
873                                         == 0xA5)
874                                 /* trampoline started but...? */
875                                 printk(KERN_ERR "Stuck ??\n");
876                         else
877                                 /* trampoline code not run */
878                                 printk(KERN_ERR "Not responding.\n");
879                         if (get_uv_system_type() != UV_NON_UNIQUE_APIC)
880                                 inquire_remote_apic(apicid);
881                 }
882         }
883
884         if (boot_error) {
885                 /* Try to put things back the way they were before ... */
886                 numa_remove_cpu(cpu); /* was set by numa_add_cpu */
887
888                 /* was set by do_boot_cpu() */
889                 cpumask_clear_cpu(cpu, cpu_callout_mask);
890
891                 /* was set by cpu_init() */
892                 cpumask_clear_cpu(cpu, cpu_initialized_mask);
893
894                 set_cpu_present(cpu, false);
895                 per_cpu(x86_cpu_to_apicid, cpu) = BAD_APICID;
896         }
897
898         /* mark "stuck" area as not stuck */
899         *((volatile unsigned long *)trampoline_base) = 0;
900
901         /*
902          * Cleanup possible dangling ends...
903          */
904         smpboot_restore_warm_reset_vector();
905
906         return boot_error;
907 }
908
909 #ifdef CONFIG_X86_64
910 int default_cpu_present_to_apicid(int mps_cpu)
911 {
912         return __default_cpu_present_to_apicid(mps_cpu);
913 }
914
915 int default_check_phys_apicid_present(int boot_cpu_physical_apicid)
916 {
917         return __default_check_phys_apicid_present(boot_cpu_physical_apicid);
918 }
919 #endif
920
921 int __cpuinit native_cpu_up(unsigned int cpu)
922 {
923         int apicid = apic->cpu_present_to_apicid(cpu);
924         unsigned long flags;
925         int err;
926
927         WARN_ON(irqs_disabled());
928
929         pr_debug("++++++++++++++++++++=_---CPU UP  %u\n", cpu);
930
931         if (apicid == BAD_APICID || apicid == boot_cpu_physical_apicid ||
932             !physid_isset(apicid, phys_cpu_present_map)) {
933                 printk(KERN_ERR "%s: bad cpu %d\n", __func__, cpu);
934                 return -EINVAL;
935         }
936
937         /*
938          * Already booted CPU?
939          */
940         if (cpumask_test_cpu(cpu, cpu_callin_mask)) {
941                 pr_debug("do_boot_cpu %d Already started\n", cpu);
942                 return -ENOSYS;
943         }
944
945         /*
946          * Save current MTRR state in case it was changed since early boot
947          * (e.g. by the ACPI SMI) to initialize new CPUs with MTRRs in sync:
948          */
949         mtrr_save_state();
950
951         per_cpu(cpu_state, cpu) = CPU_UP_PREPARE;
952
953 #ifdef CONFIG_X86_32
954         /* init low mem mapping */
955         clone_pgd_range(swapper_pg_dir, swapper_pg_dir + KERNEL_PGD_BOUNDARY,
956                 min_t(unsigned long, KERNEL_PGD_PTRS, KERNEL_PGD_BOUNDARY));
957         flush_tlb_all();
958         low_mappings = 1;
959
960         err = do_boot_cpu(apicid, cpu);
961
962         zap_low_mappings();
963         low_mappings = 0;
964 #else
965         err = do_boot_cpu(apicid, cpu);
966 #endif
967         if (err) {
968                 pr_debug("do_boot_cpu failed %d\n", err);
969                 return -EIO;
970         }
971
972         /*
973          * Check TSC synchronization with the AP (keep irqs disabled
974          * while doing so):
975          */
976         local_irq_save(flags);
977         check_tsc_sync_source(cpu);
978         local_irq_restore(flags);
979
980         while (!cpu_online(cpu)) {
981                 cpu_relax();
982                 touch_nmi_watchdog();
983         }
984
985         return 0;
986 }
987
988 /*
989  * Fall back to non SMP mode after errors.
990  *
991  * RED-PEN audit/test this more. I bet there is more state messed up here.
992  */
993 static __init void disable_smp(void)
994 {
995         /* use the read/write pointers to the present and possible maps */
996         cpumask_copy(&cpu_present_map, cpumask_of(0));
997         cpumask_copy(&cpu_possible_map, cpumask_of(0));
998         smpboot_clear_io_apic_irqs();
999
1000         if (smp_found_config)
1001                 physid_set_mask_of_physid(boot_cpu_physical_apicid, &phys_cpu_present_map);
1002         else
1003                 physid_set_mask_of_physid(0, &phys_cpu_present_map);
1004         map_cpu_to_logical_apicid();
1005         cpumask_set_cpu(0, cpu_sibling_mask(0));
1006         cpumask_set_cpu(0, cpu_core_mask(0));
1007 }
1008
1009 /*
1010  * Various sanity checks.
1011  */
1012 static int __init smp_sanity_check(unsigned max_cpus)
1013 {
1014         preempt_disable();
1015
1016 #if defined(CONFIG_X86_PC) && defined(CONFIG_X86_32)
1017         if (def_to_bigsmp && nr_cpu_ids > 8) {
1018                 unsigned int cpu;
1019                 unsigned nr;
1020
1021                 printk(KERN_WARNING
1022                        "More than 8 CPUs detected - skipping them.\n"
1023                        "Use CONFIG_X86_GENERICARCH and CONFIG_X86_BIGSMP.\n");
1024
1025                 nr = 0;
1026                 for_each_present_cpu(cpu) {
1027                         if (nr >= 8)
1028                                 set_cpu_present(cpu, false);
1029                         nr++;
1030                 }
1031
1032                 nr = 0;
1033                 for_each_possible_cpu(cpu) {
1034                         if (nr >= 8)
1035                                 set_cpu_possible(cpu, false);
1036                         nr++;
1037                 }
1038
1039                 nr_cpu_ids = 8;
1040         }
1041 #endif
1042
1043         if (!physid_isset(hard_smp_processor_id(), phys_cpu_present_map)) {
1044                 printk(KERN_WARNING
1045                         "weird, boot CPU (#%d) not listed by the BIOS.\n",
1046                         hard_smp_processor_id());
1047
1048                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
1049         }
1050
1051         /*
1052          * If we couldn't find an SMP configuration at boot time,
1053          * get out of here now!
1054          */
1055         if (!smp_found_config && !acpi_lapic) {
1056                 preempt_enable();
1057                 printk(KERN_NOTICE "SMP motherboard not detected.\n");
1058                 disable_smp();
1059                 if (APIC_init_uniprocessor())
1060                         printk(KERN_NOTICE "Local APIC not detected."
1061                                            " Using dummy APIC emulation.\n");
1062                 return -1;
1063         }
1064
1065         /*
1066          * Should not be necessary because the MP table should list the boot
1067          * CPU too, but we do it for the sake of robustness anyway.
1068          */
1069         if (!apic->check_phys_apicid_present(boot_cpu_physical_apicid)) {
1070                 printk(KERN_NOTICE
1071                         "weird, boot CPU (#%d) not listed by the BIOS.\n",
1072                         boot_cpu_physical_apicid);
1073                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
1074         }
1075         preempt_enable();
1076
1077         /*
1078          * If we couldn't find a local APIC, then get out of here now!
1079          */
1080         if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid]) &&
1081             !cpu_has_apic) {
1082                 printk(KERN_ERR "BIOS bug, local APIC #%d not detected!...\n",
1083                         boot_cpu_physical_apicid);
1084                 printk(KERN_ERR "... forcing use of dummy APIC emulation."
1085                                 "(tell your hw vendor)\n");
1086                 smpboot_clear_io_apic();
1087                 disable_ioapic_setup();
1088                 return -1;
1089         }
1090
1091         verify_local_APIC();
1092
1093         /*
1094          * If SMP should be disabled, then really disable it!
1095          */
1096         if (!max_cpus) {
1097                 printk(KERN_INFO "SMP mode deactivated.\n");
1098                 smpboot_clear_io_apic();
1099
1100                 localise_nmi_watchdog();
1101
1102                 connect_bsp_APIC();
1103                 setup_local_APIC();
1104                 end_local_APIC_setup();
1105                 return -1;
1106         }
1107
1108         return 0;
1109 }
1110
1111 static void __init smp_cpu_index_default(void)
1112 {
1113         int i;
1114         struct cpuinfo_x86 *c;
1115
1116         for_each_possible_cpu(i) {
1117                 c = &cpu_data(i);
1118                 /* mark all to hotplug */
1119                 c->cpu_index = nr_cpu_ids;
1120         }
1121 }
1122
1123 /*
1124  * Prepare for SMP bootup.  The MP table or ACPI has been read
1125  * earlier.  Just do some sanity checking here and enable APIC mode.
1126  */
1127 void __init native_smp_prepare_cpus(unsigned int max_cpus)
1128 {
1129         preempt_disable();
1130         smp_cpu_index_default();
1131         current_cpu_data = boot_cpu_data;
1132         cpumask_copy(cpu_callin_mask, cpumask_of(0));
1133         mb();
1134         /*
1135          * Setup boot CPU information
1136          */
1137         smp_store_cpu_info(0); /* Final full version of the data */
1138 #ifdef CONFIG_X86_32
1139         boot_cpu_logical_apicid = logical_smp_processor_id();
1140 #endif
1141         current_thread_info()->cpu = 0;  /* needed? */
1142         set_cpu_sibling_map(0);
1143
1144 #ifdef CONFIG_X86_64
1145         enable_IR_x2apic();
1146         default_setup_apic_routing();
1147 #endif
1148
1149         if (smp_sanity_check(max_cpus) < 0) {
1150                 printk(KERN_INFO "SMP disabled\n");
1151                 disable_smp();
1152                 goto out;
1153         }
1154
1155         preempt_disable();
1156         if (read_apic_id() != boot_cpu_physical_apicid) {
1157                 panic("Boot APIC ID in local APIC unexpected (%d vs %d)",
1158                      read_apic_id(), boot_cpu_physical_apicid);
1159                 /* Or can we switch back to PIC here? */
1160         }
1161         preempt_enable();
1162
1163         connect_bsp_APIC();
1164
1165         /*
1166          * Switch from PIC to APIC mode.
1167          */
1168         setup_local_APIC();
1169
1170 #ifdef CONFIG_X86_64
1171         /*
1172          * Enable IO APIC before setting up error vector
1173          */
1174         if (!skip_ioapic_setup && nr_ioapics)
1175                 enable_IO_APIC();
1176 #endif
1177         end_local_APIC_setup();
1178
1179         map_cpu_to_logical_apicid();
1180
1181         if (apic->setup_portio_remap)
1182                 apic->setup_portio_remap();
1183
1184         smpboot_setup_io_apic();
1185         /*
1186          * Set up local APIC timer on boot CPU.
1187          */
1188
1189         printk(KERN_INFO "CPU%d: ", 0);
1190         print_cpu_info(&cpu_data(0));
1191         setup_boot_clock();
1192
1193         if (is_uv_system())
1194                 uv_system_init();
1195 out:
1196         preempt_enable();
1197 }
1198 /*
1199  * Early setup to make printk work.
1200  */
1201 void __init native_smp_prepare_boot_cpu(void)
1202 {
1203         int me = smp_processor_id();
1204         switch_to_new_gdt();
1205         /* already set me in cpu_online_mask in boot_cpu_init() */
1206         cpumask_set_cpu(me, cpu_callout_mask);
1207         per_cpu(cpu_state, me) = CPU_ONLINE;
1208 }
1209
1210 void __init native_smp_cpus_done(unsigned int max_cpus)
1211 {
1212         pr_debug("Boot done.\n");
1213
1214         impress_friends();
1215         smp_checks();
1216 #ifdef CONFIG_X86_IO_APIC
1217         setup_ioapic_dest();
1218 #endif
1219         check_nmi_watchdog();
1220 }
1221
1222 static int __initdata setup_possible_cpus = -1;
1223 static int __init _setup_possible_cpus(char *str)
1224 {
1225         get_option(&str, &setup_possible_cpus);
1226         return 0;
1227 }
1228 early_param("possible_cpus", _setup_possible_cpus);
1229
1230
1231 /*
1232  * cpu_possible_map should be static, it cannot change as cpu's
1233  * are onlined, or offlined. The reason is per-cpu data-structures
1234  * are allocated by some modules at init time, and dont expect to
1235  * do this dynamically on cpu arrival/departure.
1236  * cpu_present_map on the other hand can change dynamically.
1237  * In case when cpu_hotplug is not compiled, then we resort to current
1238  * behaviour, which is cpu_possible == cpu_present.
1239  * - Ashok Raj
1240  *
1241  * Three ways to find out the number of additional hotplug CPUs:
1242  * - If the BIOS specified disabled CPUs in ACPI/mptables use that.
1243  * - The user can overwrite it with possible_cpus=NUM
1244  * - Otherwise don't reserve additional CPUs.
1245  * We do this because additional CPUs waste a lot of memory.
1246  * -AK
1247  */
1248 __init void prefill_possible_map(void)
1249 {
1250         int i, possible;
1251
1252         /* no processor from mptable or madt */
1253         if (!num_processors)
1254                 num_processors = 1;
1255
1256         if (setup_possible_cpus == -1)
1257                 possible = num_processors + disabled_cpus;
1258         else
1259                 possible = setup_possible_cpus;
1260
1261         total_cpus = max_t(int, possible, num_processors + disabled_cpus);
1262
1263         if (possible > CONFIG_NR_CPUS) {
1264                 printk(KERN_WARNING
1265                         "%d Processors exceeds NR_CPUS limit of %d\n",
1266                         possible, CONFIG_NR_CPUS);
1267                 possible = CONFIG_NR_CPUS;
1268         }
1269
1270         printk(KERN_INFO "SMP: Allowing %d CPUs, %d hotplug CPUs\n",
1271                 possible, max_t(int, possible - num_processors, 0));
1272
1273         for (i = 0; i < possible; i++)
1274                 set_cpu_possible(i, true);
1275
1276         nr_cpu_ids = possible;
1277 }
1278
1279 #ifdef CONFIG_HOTPLUG_CPU
1280
1281 static void remove_siblinginfo(int cpu)
1282 {
1283         int sibling;
1284         struct cpuinfo_x86 *c = &cpu_data(cpu);
1285
1286         for_each_cpu(sibling, cpu_core_mask(cpu)) {
1287                 cpumask_clear_cpu(cpu, cpu_core_mask(sibling));
1288                 /*/
1289                  * last thread sibling in this cpu core going down
1290                  */
1291                 if (cpumask_weight(cpu_sibling_mask(cpu)) == 1)
1292                         cpu_data(sibling).booted_cores--;
1293         }
1294
1295         for_each_cpu(sibling, cpu_sibling_mask(cpu))
1296                 cpumask_clear_cpu(cpu, cpu_sibling_mask(sibling));
1297         cpumask_clear(cpu_sibling_mask(cpu));
1298         cpumask_clear(cpu_core_mask(cpu));
1299         c->phys_proc_id = 0;
1300         c->cpu_core_id = 0;
1301         cpumask_clear_cpu(cpu, cpu_sibling_setup_mask);
1302 }
1303
1304 static void __ref remove_cpu_from_maps(int cpu)
1305 {
1306         set_cpu_online(cpu, false);
1307         cpumask_clear_cpu(cpu, cpu_callout_mask);
1308         cpumask_clear_cpu(cpu, cpu_callin_mask);
1309         /* was set by cpu_init() */
1310         cpumask_clear_cpu(cpu, cpu_initialized_mask);
1311         numa_remove_cpu(cpu);
1312 }
1313
1314 void cpu_disable_common(void)
1315 {
1316         int cpu = smp_processor_id();
1317         /*
1318          * HACK:
1319          * Allow any queued timer interrupts to get serviced
1320          * This is only a temporary solution until we cleanup
1321          * fixup_irqs as we do for IA64.
1322          */
1323         local_irq_enable();
1324         mdelay(1);
1325
1326         local_irq_disable();
1327         remove_siblinginfo(cpu);
1328
1329         /* It's now safe to remove this processor from the online map */
1330         lock_vector_lock();
1331         remove_cpu_from_maps(cpu);
1332         unlock_vector_lock();
1333         fixup_irqs();
1334 }
1335
1336 int native_cpu_disable(void)
1337 {
1338         int cpu = smp_processor_id();
1339
1340         /*
1341          * Perhaps use cpufreq to drop frequency, but that could go
1342          * into generic code.
1343          *
1344          * We won't take down the boot processor on i386 due to some
1345          * interrupts only being able to be serviced by the BSP.
1346          * Especially so if we're not using an IOAPIC   -zwane
1347          */
1348         if (cpu == 0)
1349                 return -EBUSY;
1350
1351         if (nmi_watchdog == NMI_LOCAL_APIC)
1352                 stop_apic_nmi_watchdog(NULL);
1353         clear_local_APIC();
1354
1355         cpu_disable_common();
1356         return 0;
1357 }
1358
1359 void native_cpu_die(unsigned int cpu)
1360 {
1361         /* We don't do anything here: idle task is faking death itself. */
1362         unsigned int i;
1363
1364         for (i = 0; i < 10; i++) {
1365                 /* They ack this in play_dead by setting CPU_DEAD */
1366                 if (per_cpu(cpu_state, cpu) == CPU_DEAD) {
1367                         printk(KERN_INFO "CPU %d is now offline\n", cpu);
1368                         if (1 == num_online_cpus())
1369                                 alternatives_smp_switch(0);
1370                         return;
1371                 }
1372                 msleep(100);
1373         }
1374         printk(KERN_ERR "CPU %u didn't die...\n", cpu);
1375 }
1376
1377 void play_dead_common(void)
1378 {
1379         idle_task_exit();
1380         reset_lazy_tlbstate();
1381         irq_ctx_exit(raw_smp_processor_id());
1382         c1e_remove_cpu(raw_smp_processor_id());
1383
1384         mb();
1385         /* Ack it */
1386         __get_cpu_var(cpu_state) = CPU_DEAD;
1387
1388         /*
1389          * With physical CPU hotplug, we should halt the cpu
1390          */
1391         local_irq_disable();
1392 }
1393
1394 void native_play_dead(void)
1395 {
1396         play_dead_common();
1397         wbinvd_halt();
1398 }
1399
1400 #else /* ... !CONFIG_HOTPLUG_CPU */
1401 int native_cpu_disable(void)
1402 {
1403         return -ENOSYS;
1404 }
1405
1406 void native_cpu_die(unsigned int cpu)
1407 {
1408         /* We said "no" in __cpu_disable */
1409         BUG();
1410 }
1411
1412 void native_play_dead(void)
1413 {
1414         BUG();
1415 }
1416
1417 #endif