drivers/ide/pci/siimage.c

   1 /*
   2  * linux/drivers/ide/pci/siimage.c              Version 1.07    Nov 30, 2003
   3  *
   4  * Copyright (C) 2001-2002      Andre Hedrick <andre@linux-ide.org>
   5  * Copyright (C) 2003           Red Hat <alan@redhat.com>
   6  *
   7  *  May be copied or modified under the terms of the GNU General Public License
   8  *
   9  *  Documentation for CMD680:
  10  *  http://gkernel.sourceforge.net/specs/sii/sii-0680a-v1.31.pdf.bz2
  11  *
  12  *  Documentation for SiI 3112:
  13  *  http://gkernel.sourceforge.net/specs/sii/3112A_SiI-DS-0095-B2.pdf.bz2
  14  *
  15  *  Errata and other documentation only available under NDA.
  16  *
  17  *
  18  *  FAQ Items:
  19  *      If you are using Marvell SATA-IDE adapters with Maxtor drives
  20  *      ensure the system is set up for ATA100/UDMA5 not UDMA6.
  21  *
  22  *      If you are using WD drives with SATA bridges you must set the
  23  *      drive to "Single". "Master" will hang
  24  *
  25  *      If you have strange problems with nVidia chipset systems please
  26  *      see the SI support documentation and update your system BIOS
  27  *      if neccessary
  28  */
  29
  30 #include <linux/config.h>
  31 #include <linux/types.h>
  32 #include <linux/module.h>
  33 #include <linux/pci.h>
  34 #include <linux/delay.h>
  35 #include <linux/hdreg.h>
  36 #include <linux/ide.h>
  37 #include <linux/init.h>
  38
  39 #include <asm/io.h>
  40
  41 /**
  42  *      pdev_is_sata            -       check if device is SATA
  43  *      @pdev:  PCI device to check
  44  *
  45  *      Returns true if this is a SATA controller
  46  */
  47
  48 static int pdev_is_sata(struct pci_dev *pdev)
  49 {
  50         switch(pdev->device)
  51         {
  52                 case PCI_DEVICE_ID_SII_3112:
  53                 case PCI_DEVICE_ID_SII_1210SA:
  54                         return 1;
  55                 case PCI_DEVICE_ID_SII_680:
  56                         return 0;
  57         }
  58         BUG();
  59         return 0;
  60 }
  61
  62 /**
  63  *      is_sata                 -       check if hwif is SATA
  64  *      @hwif:  interface to check
  65  *
  66  *      Returns true if this is a SATA controller
  67  */
  68
  69 static inline int is_sata(ide_hwif_t *hwif)
  70 {
  71         return pdev_is_sata(hwif->pci_dev);
  72 }
  73
  74 /**
  75  *      siimage_selreg          -       return register base
  76  *      @hwif: interface
  77  *      @r: config offset
  78  *
  79  *      Turn a config register offset into the right address in either
  80  *      PCI space or MMIO space to access the control register in question
  81  *      Thankfully this is a configuration operation so isnt performance
  82  *      criticial.
  83  */
  84
  85 static unsigned long siimage_selreg(ide_hwif_t *hwif, int r)
  86 {
  87         unsigned long base = (unsigned long)hwif->hwif_data;
  88         base += 0xA0 + r;
  89         if(hwif->mmio)
  90                 base += (hwif->channel << 6);
  91         else
  92                 base += (hwif->channel << 4);
  93         return base;
  94 }
  95
  96 /**
  97  *      siimage_seldev          -       return register base
  98  *      @hwif: interface
  99  *      @r: config offset
 100  *
 101  *      Turn a config register offset into the right address in either
 102  *      PCI space or MMIO space to access the control register in question
 103  *      including accounting for the unit shift.
 104  */
 105
 106 static inline unsigned long siimage_seldev(ide_drive_t *drive, int r)
 107 {
 108         ide_hwif_t *hwif        = HWIF(drive);
 109         unsigned long base = (unsigned long)hwif->hwif_data;
 110         base += 0xA0 + r;
 111         if(hwif->mmio)
 112                 base += (hwif->channel << 6);
 113         else
 114                 base += (hwif->channel << 4);
 115         base |= drive->select.b.unit << drive->select.b.unit;
 116         return base;
 117 }
 118
 119 /**
 120  *      siimage_ratemask        -       Compute available modes
 121  *      @drive: IDE drive
 122  *
 123  *      Compute the available speeds for the devices on the interface.
 124  *      For the CMD680 this depends on the clocking mode (scsc), for the
 125  *      SI3312 SATA controller life is a bit simpler. Enforce UDMA33
 126  *      as a limit if there is no 80pin cable present.
 127  */
 128
 129 static byte siimage_ratemask (ide_drive_t *drive)
 130 {
 131         ide_hwif_t *hwif        = HWIF(drive);
 132         u8 mode = 0, scsc = 0;
 133         unsigned long base = (unsigned long) hwif->hwif_data;
 134
 135         if (hwif->mmio)
 136                 scsc = hwif->INB(base + 0x4A);
 137         else
 138                 pci_read_config_byte(hwif->pci_dev, 0x8A, &scsc);
 139
 140         if(is_sata(hwif))
 141         {
 142                 if(strstr(drive->id->model, "Maxtor"))
 143                         return 3;
 144                 return 4;
 145         }
 146
 147         if ((scsc & 0x30) == 0x10)      /* 133 */
 148                 mode = 4;
 149         else if ((scsc & 0x30) == 0x20) /* 2xPCI */
 150                 mode = 4;
 151         else if ((scsc & 0x30) == 0x00) /* 100 */
 152                 mode = 3;
 153         else    /* Disabled ? */
 154                 BUG();
 155
 156         if (!eighty_ninty_three(drive))
 157                 mode = min(mode, (u8)1);
 158         return mode;
 159 }
 160
 161 /**
 162  *      siimage_taskfile_timing -       turn timing data to a mode
 163  *      @hwif: interface to query
 164  *
 165  *      Read the timing data for the interface and return the
 166  *      mode that is being used.
 167  */
 168
 169 static byte siimage_taskfile_timing (ide_hwif_t *hwif)
 170 {
 171         u16 timing      = 0x328a;
 172         unsigned long addr = siimage_selreg(hwif, 2);
 173
 174         if (hwif->mmio)
 175                 timing = hwif->INW(addr);
 176         else
 177                 pci_read_config_word(hwif->pci_dev, addr, &timing);
 178
 179         switch (timing) {
 180                 case 0x10c1:    return 4;
 181                 case 0x10c3:    return 3;
 182                 case 0x1104:
 183                 case 0x1281:    return 2;
 184                 case 0x2283:    return 1;
 185                 case 0x328a:
 186                 default:        return 0;
 187         }
 188 }
 189
 190 /**
 191  *      simmage_tuneproc        -       tune a drive
 192  *      @drive: drive to tune
 193  *      @mode_wanted: the target operating mode
 194  *
 195  *      Load the timing settings for this device mode into the
 196  *      controller. If we are in PIO mode 3 or 4 turn on IORDY
 197  *      monitoring (bit 9). The TF timing is bits 31:16
 198  */
 199
 200 static void siimage_tuneproc (ide_drive_t *drive, byte mode_wanted)
 201 {
 202         ide_hwif_t *hwif        = HWIF(drive);
 203         u32 speedt              = 0;
 204         u16 speedp              = 0;
 205         unsigned long addr      = siimage_seldev(drive, 0x04);
 206         unsigned long tfaddr    = siimage_selreg(hwif, 0x02);
 207
 208         /* cheat for now and use the docs */
 209         switch(mode_wanted) {
 210                 case 4:
 211                         speedp = 0x10c1;
 212                         speedt = 0x10c1;
 213                         break;
 214                 case 3:
 215                         speedp = 0x10C3;
 216                         speedt = 0x10C3;
 217                         break;
 218                 case 2:
 219                         speedp = 0x1104;
 220                         speedt = 0x1281;
 221                         break;
 222                 case 1:
 223                         speedp = 0x2283;
 224                         speedt = 0x1281;
 225                         break;
 226                 case 0:
 227                 default:
 228                         speedp = 0x328A;
 229                         speedt = 0x328A;
 230                         break;
 231         }
 232         if (hwif->mmio)
 233         {
 234                 hwif->OUTW(speedt, addr);
 235                 hwif->OUTW(speedp, tfaddr);
 236                 /* Now set up IORDY */
 237                 if(mode_wanted == 3 || mode_wanted == 4)
 238                         hwif->OUTW(hwif->INW(tfaddr-2)|0x200, tfaddr-2);
 239                 else
 240                         hwif->OUTW(hwif->INW(tfaddr-2)&~0x200, tfaddr-2);
 241         }
 242         else
 243         {
 244                 pci_write_config_word(hwif->pci_dev, addr, speedp);
 245                 pci_write_config_word(hwif->pci_dev, tfaddr, speedt);
 246                 pci_read_config_word(hwif->pci_dev, tfaddr-2, &speedp);
 247                 speedp &= ~0x200;
 248                 /* Set IORDY for mode 3 or 4 */
 249                 if(mode_wanted == 3 || mode_wanted == 4)
 250                         speedp |= 0x200;
 251                 pci_write_config_word(hwif->pci_dev, tfaddr-2, speedp);
 252         }
 253 }
 254
 255 /**
 256  *      config_siimage_chipset_for_pio  -       set drive timings
 257  *      @drive: drive to tune
 258  *      @speed we want
 259  *
 260  *      Compute the best pio mode we can for a given device. Also honour
 261  *      the timings for the driver when dealing with mixed devices. Some
 262  *      of this is ugly but its all wrapped up here
 263  *
 264  *      The SI680 can also do VDMA - we need to start using that
 265  *
 266  *      FIXME: we use the BIOS channel timings to avoid driving the task
 267  *      files too fast at the disk. We need to compute the master/slave
 268  *      drive PIO mode properly so that we can up the speed on a hotplug
 269  *      system.
 270  */
 271
 272 static void config_siimage_chipset_for_pio (ide_drive_t *drive, byte set_speed)
 273 {
 274         u8 channel_timings      = siimage_taskfile_timing(HWIF(drive));
 275         u8 speed = 0, set_pio   = ide_get_best_pio_mode(drive, 4, 5, NULL);
 276
 277         /* WARNING PIO timing mess is going to happen b/w devices, argh */
 278         if ((channel_timings != set_pio) && (set_pio > channel_timings))
 279                 set_pio = channel_timings;
 280
 281         siimage_tuneproc(drive, set_pio);
 282         speed = XFER_PIO_0 + set_pio;
 283         if (set_speed)
 284                 (void) ide_config_drive_speed(drive, speed);
 285 }
 286
 287 static void config_chipset_for_pio (ide_drive_t *drive, byte set_speed)
 288 {
 289         config_siimage_chipset_for_pio(drive, set_speed);
 290 }
 291
 292 /**
 293  *      siimage_tune_chipset    -       set controller timings
 294  *      @drive: Drive to set up
 295  *      @xferspeed: speed we want to achieve
 296  *
 297  *      Tune the SII chipset for the desired mode. If we can't achieve
 298  *      the desired mode then tune for a lower one, but ultimately
 299  *      make the thing work.
 300  */
 301
 302 static int siimage_tune_chipset (ide_drive_t *drive, byte xferspeed)
 303 {
 304         u8 ultra6[]             = { 0x0F, 0x0B, 0x07, 0x05, 0x03, 0x02, 0x01 };
 305         u8 ultra5[]             = { 0x0C, 0x07, 0x05, 0x04, 0x02, 0x01 };
 306         u16 dma[]               = { 0x2208, 0x10C2, 0x10C1 };
 307
 308         ide_hwif_t *hwif        = HWIF(drive);
 309         u16 ultra = 0, multi    = 0;
 310         u8 mode = 0, unit       = drive->select.b.unit;
 311         u8 speed                = ide_rate_filter(siimage_ratemask(drive), xferspeed);
 312         unsigned long base      = (unsigned long)hwif->hwif_data;
 313         u8 scsc = 0, addr_mask  = ((hwif->channel) ?
 314                                     ((hwif->mmio) ? 0xF4 : 0x84) :
 315                                     ((hwif->mmio) ? 0xB4 : 0x80));
 316
 317         unsigned long ma        = siimage_seldev(drive, 0x08);
 318         unsigned long ua        = siimage_seldev(drive, 0x0C);
 319
 320         if (hwif->mmio) {
 321                 scsc = hwif->INB(base + 0x4A);
 322                 mode = hwif->INB(base + addr_mask);
 323                 multi = hwif->INW(ma);
 324                 ultra = hwif->INW(ua);
 325         } else {
 326                 pci_read_config_byte(hwif->pci_dev, 0x8A, &scsc);
 327                 pci_read_config_byte(hwif->pci_dev, addr_mask, &mode);
 328                 pci_read_config_word(hwif->pci_dev, ma, &multi);
 329                 pci_read_config_word(hwif->pci_dev, ua, &ultra);
 330         }
 331
 332         mode &= ~((unit) ? 0x30 : 0x03);
 333         ultra &= ~0x3F;
 334         scsc = ((scsc & 0x30) == 0x00) ? 0 : 1;
 335
 336         scsc = is_sata(hwif) ? 1 : scsc;
 337
 338         switch(speed) {
 339                 case XFER_PIO_4:
 340                 case XFER_PIO_3:
 341                 case XFER_PIO_2:
 342                 case XFER_PIO_1:
 343                 case XFER_PIO_0:
 344                         siimage_tuneproc(drive, (speed - XFER_PIO_0));
 345                         mode |= ((unit) ? 0x10 : 0x01);
 346                         break;
 347                 case XFER_MW_DMA_2:
 348                 case XFER_MW_DMA_1:
 349                 case XFER_MW_DMA_0:
 350                         multi = dma[speed - XFER_MW_DMA_0];
 351                         mode |= ((unit) ? 0x20 : 0x02);
 352                         config_siimage_chipset_for_pio(drive, 0);
 353                         break;
 354                 case XFER_UDMA_6:
 355                 case XFER_UDMA_5:
 356                 case XFER_UDMA_4:
 357                 case XFER_UDMA_3:
 358                 case XFER_UDMA_2:
 359                 case XFER_UDMA_1:
 360                 case XFER_UDMA_0:
 361                         multi = dma[2];
 362                         ultra |= ((scsc) ? (ultra6[speed - XFER_UDMA_0]) :
 363                                            (ultra5[speed - XFER_UDMA_0]));
 364                         mode |= ((unit) ? 0x30 : 0x03);
 365                         config_siimage_chipset_for_pio(drive, 0);
 366                         break;
 367                 default:
 368                         return 1;
 369         }
 370
 371         if (hwif->mmio) {
 372                 hwif->OUTB(mode, base + addr_mask);
 373                 hwif->OUTW(multi, ma);
 374                 hwif->OUTW(ultra, ua);
 375         } else {
 376                 pci_write_config_byte(hwif->pci_dev, addr_mask, mode);
 377                 pci_write_config_word(hwif->pci_dev, ma, multi);
 378                 pci_write_config_word(hwif->pci_dev, ua, ultra);
 379         }
 380         return (ide_config_drive_speed(drive, speed));
 381 }
 382
 383 /**
 384  *      config_chipset_for_dma  -       configure for DMA
 385  *      @drive: drive to configure
 386  *
 387  *      Called by the IDE layer when it wants the timings set up.
 388  *      For the CMD680 we also need to set up the PIO timings and
 389  *      enable DMA.
 390  */
 391
 392 static int config_chipset_for_dma (ide_drive_t *drive)
 393 {
 394         u8 speed        = ide_dma_speed(drive, siimage_ratemask(drive));
 395
 396         config_chipset_for_pio(drive, !speed);
 397
 398         if (!speed)
 399                 return 0;
 400
 401         if (ide_set_xfer_rate(drive, speed))
 402                 return 0;
 403
 404         if (!drive->init_speed)
 405                 drive->init_speed = speed;
 406
 407         return ide_dma_enable(drive);
 408 }
 409
 410 /**
 411  *      siimage_configure_drive_for_dma -       set up for DMA transfers
 412  *      @drive: drive we are going to set up
 413  *
 414  *      Set up the drive for DMA, tune the controller and drive as
 415  *      required. If the drive isn't suitable for DMA or we hit
 416  *      other problems then we will drop down to PIO and set up
 417  *      PIO appropriately
 418  */
 419
 420 static int siimage_config_drive_for_dma (ide_drive_t *drive)
 421 {
 422         ide_hwif_t *hwif        = HWIF(drive);
 423         struct hd_driveid *id   = drive->id;
 424
 425         if ((id->capability & 1) != 0 && drive->autodma) {
 426
 427                 if (ide_use_dma(drive)) {
 428                         if (config_chipset_for_dma(drive))
 429                                 return hwif->ide_dma_on(drive);
 430                 }
 431
 432                 goto fast_ata_pio;
 433
 434         } else if ((id->capability & 8) || (id->field_valid & 2)) {
 435 fast_ata_pio:
 436                 config_chipset_for_pio(drive, 1);
 437                 return hwif->ide_dma_off_quietly(drive);
 438         }
 439         /* IORDY not supported */
 440         return 0;
 441 }
 442
 443 /* returns 1 if dma irq issued, 0 otherwise */
 444 static int siimage_io_ide_dma_test_irq (ide_drive_t *drive)
 445 {
 446         ide_hwif_t *hwif        = HWIF(drive);
 447         u8 dma_altstat          = 0;
 448         unsigned long addr      = siimage_selreg(hwif, 1);
 449
 450         /* return 1 if INTR asserted */
 451         if ((hwif->INB(hwif->dma_status) & 4) == 4)
 452                 return 1;
 453
 454         /* return 1 if Device INTR asserted */
 455         pci_read_config_byte(hwif->pci_dev, addr, &dma_altstat);
 456         if (dma_altstat & 8)
 457                 return 0;       //return 1;
 458         return 0;
 459 }
 460
 461 /**
 462  *      siimage_mmio_ide_dma_test_irq   -       check we caused an IRQ
 463  *      @drive: drive we are testing
 464  *
 465  *      Check if we caused an IDE DMA interrupt. We may also have caused
 466  *      SATA status interrupts, if so we clean them up and continue.
 467  */
 468
 469 static int siimage_mmio_ide_dma_test_irq (ide_drive_t *drive)
 470 {
 471         ide_hwif_t *hwif        = HWIF(drive);
 472         unsigned long base      = (unsigned long)hwif->hwif_data;
 473         unsigned long addr      = siimage_selreg(hwif, 0x1);
 474
 475         if (SATA_ERROR_REG) {
 476                 u32 ext_stat = hwif->INL(base + 0x10);
 477                 u8 watchdog = 0;
 478                 if (ext_stat & ((hwif->channel) ? 0x40 : 0x10)) {
 479                         u32 sata_error = hwif->INL(SATA_ERROR_REG);
 480                         hwif->OUTL(sata_error, SATA_ERROR_REG);
 481                         watchdog = (sata_error & 0x00680000) ? 1 : 0;
 482                         printk(KERN_WARNING "%s: sata_error = 0x%08x, "
 483                                 "watchdog = %d, %s\n",
 484                                 drive->name, sata_error, watchdog,
 485                                 __FUNCTION__);
 486
 487                 } else {
 488                         watchdog = (ext_stat & 0x8000) ? 1 : 0;
 489                 }
 490                 ext_stat >>= 16;
 491
 492                 if (!(ext_stat & 0x0404) && !watchdog)
 493                         return 0;
 494         }
 495
 496         /* return 1 if INTR asserted */
 497         if ((hwif->INB(hwif->dma_status) & 0x04) == 0x04)
 498                 return 1;
 499
 500         /* return 1 if Device INTR asserted */
 501         if ((hwif->INB(addr) & 8) == 8)
 502                 return 0;       //return 1;
 503
 504         return 0;
 505 }
 506
 507 /**
 508  *      siimage_busproc         -       bus isolation ioctl
 509  *      @drive: drive to isolate/restore
 510  *      @state: bus state to set
 511  *
 512  *      Used by the SII3112 to handle bus isolation. As this is a
 513  *      SATA controller the work required is quite limited, we
 514  *      just have to clean up the statistics
 515  */
 516
 517 static int siimage_busproc (ide_drive_t * drive, int state)
 518 {
 519         ide_hwif_t *hwif        = HWIF(drive);
 520         u32 stat_config         = 0;
 521         unsigned long addr      = siimage_selreg(hwif, 0);
 522
 523         if (hwif->mmio) {
 524                 stat_config = hwif->INL(addr);
 525         } else
 526                 pci_read_config_dword(hwif->pci_dev, addr, &stat_config);
 527
 528         switch (state) {
 529                 case BUSSTATE_ON:
 530                         hwif->drives[0].failures = 0;
 531                         hwif->drives[1].failures = 0;
 532                         break;
 533                 case BUSSTATE_OFF:
 534                         hwif->drives[0].failures = hwif->drives[0].max_failures + 1;
 535                         hwif->drives[1].failures = hwif->drives[1].max_failures + 1;
 536                         break;
 537                 case BUSSTATE_TRISTATE:
 538                         hwif->drives[0].failures = hwif->drives[0].max_failures + 1;
 539                         hwif->drives[1].failures = hwif->drives[1].max_failures + 1;
 540                         break;
 541                 default:
 542                         return -EINVAL;
 543         }
 544         hwif->bus_state = state;
 545         return 0;
 546 }
 547
 548 /**
 549  *      siimage_reset_poll      -       wait for sata reset
 550  *      @drive: drive we are resetting
 551  *
 552  *      Poll the SATA phy and see whether it has come back from the dead
 553  *      yet.
 554  */
 555
 556 static int siimage_reset_poll (ide_drive_t *drive)
 557 {
 558         if (SATA_STATUS_REG) {
 559                 ide_hwif_t *hwif        = HWIF(drive);
 560
 561                 if ((hwif->INL(SATA_STATUS_REG) & 0x03) != 0x03) {
 562                         printk(KERN_WARNING "%s: reset phy dead, status=0x%08x\n",
 563                                 hwif->name, hwif->INL(SATA_STATUS_REG));
 564                         HWGROUP(drive)->polling = 0;
 565                         return ide_started;
 566                 }
 567                 return 0;
 568         } else {
 569                 return 0;
 570         }
 571 }
 572
 573 /**
 574  *      siimage_pre_reset       -       reset hook
 575  *      @drive: IDE device being reset
 576  *
 577  *      For the SATA devices we need to handle recalibration/geometry
 578  *      differently
 579  */
 580
 581 static void siimage_pre_reset (ide_drive_t *drive)
 582 {
 583         if (drive->media != ide_disk)
 584                 return;
 585
 586         if (is_sata(HWIF(drive)))
 587         {
 588                 drive->special.b.set_geometry = 0;
 589                 drive->special.b.recalibrate = 0;
 590         }
 591 }
 592
 593 /**
 594  *      siimage_reset   -       reset a device on an siimage controller
 595  *      @drive: drive to reset
 596  *
 597  *      Perform a controller level reset fo the device. For
 598  *      SATA we must also check the PHY.
 599  */
 600
 601 static void siimage_reset (ide_drive_t *drive)
 602 {
 603         ide_hwif_t *hwif        = HWIF(drive);
 604         u8 reset                = 0;
 605         unsigned long addr      = siimage_selreg(hwif, 0);
 606
 607         if (hwif->mmio) {
 608                 reset = hwif->INB(addr);
 609                 hwif->OUTB((reset|0x03), addr);
 610                 /* FIXME:posting */
 611                 udelay(25);
 612                 hwif->OUTB(reset, addr);
 613                 (void) hwif->INB(addr);
 614         } else {
 615                 pci_read_config_byte(hwif->pci_dev, addr, &reset);
 616                 pci_write_config_byte(hwif->pci_dev, addr, reset|0x03);
 617                 udelay(25);
 618                 pci_write_config_byte(hwif->pci_dev, addr, reset);
 619                 pci_read_config_byte(hwif->pci_dev, addr, &reset);
 620         }
 621
 622         if (SATA_STATUS_REG) {
 623                 u32 sata_stat = hwif->INL(SATA_STATUS_REG);
 624                 printk(KERN_WARNING "%s: reset phy, status=0x%08x, %s\n",
 625                         hwif->name, sata_stat, __FUNCTION__);
 626                 if (!(sata_stat)) {
 627                         printk(KERN_WARNING "%s: reset phy dead, status=0x%08x\n",
 628                                 hwif->name, sata_stat);
 629                         drive->failures++;
 630                 }
 631         }
 632
 633 }
 634
 635 /**
 636  *      proc_reports_siimage            -       add siimage controller to proc
 637  *      @dev: PCI device
 638  *      @clocking: SCSC value
 639  *      @name: controller name
 640  *
 641  *      Report the clocking mode of the controller and add it to
 642  *      the /proc interface layer
 643  */
 644
 645 static void proc_reports_siimage (struct pci_dev *dev, u8 clocking, const char *name)
 646 {
 647         if (!pdev_is_sata(dev)) {
 648                 printk(KERN_INFO "%s: BASE CLOCK ", name);
 649                 clocking &= 0x03;
 650                 switch (clocking) {
 651                         case 0x03: printk("DISABLED!\n"); break;
 652                         case 0x02: printk("== 2X PCI\n"); break;
 653                         case 0x01: printk("== 133\n"); break;
 654                         case 0x00: printk("== 100\n"); break;
 655                 }
 656         }
 657 }
 658
 659 /**
 660  *      setup_mmio_siimage      -       switch an SI controller into MMIO
 661  *      @dev: PCI device we are configuring
 662  *      @name: device name
 663  *
 664  *      Attempt to put the device into mmio mode. There are some slight
 665  *      complications here with certain systems where the mmio bar isnt
 666  *      mapped so we have to be sure we can fall back to I/O.
 667  */
 668
 669 static unsigned int setup_mmio_siimage (struct pci_dev *dev, const char *name)
 670 {
 671         unsigned long bar5      = pci_resource_start(dev, 5);
 672         unsigned long barsize   = pci_resource_len(dev, 5);
 673         u8 tmpbyte      = 0;
 674         void __iomem *ioaddr;
 675         u32 tmp, irq_mask;
 676
 677         /*
 678          *      Drop back to PIO if we can't map the mmio. Some
 679          *      systems seem to get terminally confused in the PCI
 680          *      spaces.
 681          */
 682
 683         if(!request_mem_region(bar5, barsize, name))
 684         {
 685                 printk(KERN_WARNING "siimage: IDE controller MMIO ports not available.\n");
 686                 return 0;
 687         }
 688
 689         ioaddr = ioremap(bar5, barsize);
 690
 691         if (ioaddr == NULL)
 692         {
 693                 release_mem_region(bar5, barsize);
 694                 return 0;
 695         }
 696
 697         pci_set_master(dev);
 698         pci_set_drvdata(dev, (void *) ioaddr);
 699
 700         if (pdev_is_sata(dev)) {
 701                 /* make sure IDE0/1 interrupts are not masked */
 702                 irq_mask = (1 << 22) | (1 << 23);
 703                 tmp = readl(ioaddr + 0x48);
 704                 if (tmp & irq_mask) {
 705                         tmp &= ~irq_mask;
 706                         writel(tmp, ioaddr + 0x48);
 707                         readl(ioaddr + 0x48); /* flush */
 708                 }
 709                 writel(0, ioaddr + 0x148);
 710                 writel(0, ioaddr + 0x1C8);
 711         }
 712
 713         writeb(0, ioaddr + 0xB4);
 714         writeb(0, ioaddr + 0xF4);
 715         tmpbyte = readb(ioaddr + 0x4A);
 716
 717         switch(tmpbyte & 0x30) {
 718                 case 0x00:
 719                         /* In 100 MHz clocking, try and switch to 133 */
 720                         writeb(tmpbyte|0x10, ioaddr + 0x4A);
 721                         break;
 722                 case 0x10:
 723                         /* On 133Mhz clocking */
 724                         break;
 725                 case 0x20:
 726                         /* On PCIx2 clocking */
 727                         break;
 728                 case 0x30:
 729                         /* Clocking is disabled */
 730                         /* 133 clock attempt to force it on */
 731                         writeb(tmpbyte & ~0x20, ioaddr + 0x4A);
 732                         break;
 733         }
 734
 735         writeb(      0x72, ioaddr + 0xA1);
 736         writew(    0x328A, ioaddr + 0xA2);
 737         writel(0x62DD62DD, ioaddr + 0xA4);
 738         writel(0x43924392, ioaddr + 0xA8);
 739         writel(0x40094009, ioaddr + 0xAC);
 740         writeb(      0x72, ioaddr + 0xE1);
 741         writew(    0x328A, ioaddr + 0xE2);
 742         writel(0x62DD62DD, ioaddr + 0xE4);
 743         writel(0x43924392, ioaddr + 0xE8);
 744         writel(0x40094009, ioaddr + 0xEC);
 745
 746         if (pdev_is_sata(dev)) {
 747                 writel(0xFFFF0000, ioaddr + 0x108);
 748                 writel(0xFFFF0000, ioaddr + 0x188);
 749                 writel(0x00680000, ioaddr + 0x148);
 750                 writel(0x00680000, ioaddr + 0x1C8);
 751         }
 752
 753         tmpbyte = readb(ioaddr + 0x4A);
 754
 755         proc_reports_siimage(dev, (tmpbyte>>4), name);
 756         return 1;
 757 }
 758
 759 /**
 760  *      init_chipset_siimage    -       set up an SI device
 761  *      @dev: PCI device
 762  *      @name: device name
 763  *
 764  *      Perform the initial PCI set up for this device. Attempt to switch
 765  *      to 133MHz clocking if the system isn't already set up to do it.
 766  */
 767
 768 static unsigned int __devinit init_chipset_siimage(struct pci_dev *dev, const char *name)
 769 {
 770         u32 class_rev   = 0;
 771         u8 tmpbyte      = 0;
 772         u8 BA5_EN       = 0;
 773
 774         pci_read_config_dword(dev, PCI_CLASS_REVISION, &class_rev);
 775         class_rev &= 0xff;
 776         pci_write_config_byte(dev, PCI_CACHE_LINE_SIZE, (class_rev) ? 1 : 255);
 777
 778         pci_read_config_byte(dev, 0x8A, &BA5_EN);
 779         if ((BA5_EN & 0x01) || (pci_resource_start(dev, 5))) {
 780                 if (setup_mmio_siimage(dev, name)) {
 781                         return 0;
 782                 }
 783         }
 784
 785         pci_write_config_byte(dev, 0x80, 0x00);
 786         pci_write_config_byte(dev, 0x84, 0x00);
 787         pci_read_config_byte(dev, 0x8A, &tmpbyte);
 788         switch(tmpbyte & 0x30) {
 789                 case 0x00:
 790                         /* 133 clock attempt to force it on */
 791                         pci_write_config_byte(dev, 0x8A, tmpbyte|0x10);
 792                 case 0x30:
 793                         /* if clocking is disabled */
 794                         /* 133 clock attempt to force it on */
 795                         pci_write_config_byte(dev, 0x8A, tmpbyte & ~0x20);
 796                 case 0x10:
 797                         /* 133 already */
 798                         break;
 799                 case 0x20:
 800                         /* BIOS set PCI x2 clocking */
 801                         break;
 802         }
 803
 804         pci_read_config_byte(dev,   0x8A, &tmpbyte);
 805
 806         pci_write_config_byte(dev,  0xA1, 0x72);
 807         pci_write_config_word(dev,  0xA2, 0x328A);
 808         pci_write_config_dword(dev, 0xA4, 0x62DD62DD);
 809         pci_write_config_dword(dev, 0xA8, 0x43924392);
 810         pci_write_config_dword(dev, 0xAC, 0x40094009);
 811         pci_write_config_byte(dev,  0xB1, 0x72);
 812         pci_write_config_word(dev,  0xB2, 0x328A);
 813         pci_write_config_dword(dev, 0xB4, 0x62DD62DD);
 814         pci_write_config_dword(dev, 0xB8, 0x43924392);
 815         pci_write_config_dword(dev, 0xBC, 0x40094009);
 816
 817         proc_reports_siimage(dev, (tmpbyte>>4), name);
 818         return 0;
 819 }
 820
 821 /**
 822  *      init_mmio_iops_siimage  -       set up the iops for MMIO
 823  *      @hwif: interface to set up
 824  *
 825  *      The basic setup here is fairly simple, we can use standard MMIO
 826  *      operations. However we do have to set the taskfile register offsets
 827  *      by hand as there isnt a standard defined layout for them this
 828  *      time.
 829  *
 830  *      The hardware supports buffered taskfiles and also some rather nice
 831  *      extended PRD tables. For better SI3112 support use the libata driver
 832  */
 833
 834 static void __devinit init_mmio_iops_siimage(ide_hwif_t *hwif)
 835 {
 836         struct pci_dev *dev     = hwif->pci_dev;
 837         void *addr              = pci_get_drvdata(dev);
 838         u8 ch                   = hwif->channel;
 839         hw_regs_t               hw;
 840         unsigned long           base;
 841
 842         /*
 843          *      Fill in the basic HWIF bits
 844          */
 845
 846         default_hwif_mmiops(hwif);
 847         hwif->hwif_data                 = addr;
 848
 849         /*
 850          *      Now set up the hw. We have to do this ourselves as
 851          *      the MMIO layout isnt the same as the the standard port
 852          *      based I/O
 853          */
 854
 855         memset(&hw, 0, sizeof(hw_regs_t));
 856
 857         base = (unsigned long)addr;
 858         if (ch)
 859                 base += 0xC0;
 860         else
 861                 base += 0x80;
 862
 863         /*
 864          *      The buffered task file doesn't have status/control
 865          *      so we can't currently use it sanely since we want to
 866          *      use LBA48 mode.
 867          */
 868         hw.io_ports[IDE_DATA_OFFSET]    = base;
 869         hw.io_ports[IDE_ERROR_OFFSET]   = base + 1;
 870         hw.io_ports[IDE_NSECTOR_OFFSET] = base + 2;
 871         hw.io_ports[IDE_SECTOR_OFFSET]  = base + 3;
 872         hw.io_ports[IDE_LCYL_OFFSET]    = base + 4;
 873         hw.io_ports[IDE_HCYL_OFFSET]    = base + 5;
 874         hw.io_ports[IDE_SELECT_OFFSET]  = base + 6;
 875         hw.io_ports[IDE_STATUS_OFFSET]  = base + 7;
 876         hw.io_ports[IDE_CONTROL_OFFSET] = base + 10;
 877
 878         hw.io_ports[IDE_IRQ_OFFSET]     = 0;
 879
 880         if (pdev_is_sata(dev)) {
 881                 base = (unsigned long)addr;
 882                 if (ch)
 883                         base += 0x80;
 884                 hwif->sata_scr[SATA_STATUS_OFFSET]      = base + 0x104;
 885                 hwif->sata_scr[SATA_ERROR_OFFSET]       = base + 0x108;
 886                 hwif->sata_scr[SATA_CONTROL_OFFSET]     = base + 0x100;
 887                 hwif->sata_misc[SATA_MISC_OFFSET]       = base + 0x140;
 888                 hwif->sata_misc[SATA_PHY_OFFSET]        = base + 0x144;
 889                 hwif->sata_misc[SATA_IEN_OFFSET]        = base + 0x148;
 890         }
 891
 892         hw.irq                          = hwif->pci_dev->irq;
 893
 894         memcpy(&hwif->hw, &hw, sizeof(hw));
 895         memcpy(hwif->io_ports, hwif->hw.io_ports, sizeof(hwif->hw.io_ports));
 896
 897         hwif->irq                       = hw.irq;
 898
 899         base = (unsigned long) addr;
 900
 901         hwif->dma_base                  = base + (ch ? 0x08 : 0x00);
 902         hwif->dma_base2                 = base + (ch ? 0x18 : 0x10);
 903         hwif->mmio                      = 2;
 904 }
 905
 906 static int is_dev_seagate_sata(ide_drive_t *drive)
 907 {
 908         const char *s = &drive->id->model[0];
 909         unsigned len;
 910
 911         if (!drive->present)
 912                 return 0;
 913
 914         len = strnlen(s, sizeof(drive->id->model));
 915
 916         if ((len > 4) && (!memcmp(s, "ST", 2))) {
 917                 if ((!memcmp(s + len - 2, "AS", 2)) ||
 918                     (!memcmp(s + len - 3, "ASL", 3))) {
 919                         printk(KERN_INFO "%s: applying pessimistic Seagate "
 920                                          "errata fix\n", drive->name);
 921                         return 1;
 922                 }
 923         }
 924         return 0;
 925 }
 926
 927 /**
 928  *      siimage_fixup           -       post probe fixups
 929  *      @hwif: interface to fix up
 930  *
 931  *      Called after drive probe we use this to decide whether the
 932  *      Seagate fixup must be applied. This used to be in init_iops but
 933  *      that can occur before we know what drives are present.
 934  */
 935
 936 static void __devinit siimage_fixup(ide_hwif_t *hwif)
 937 {
 938         /* Try and raise the rqsize */
 939         if (!is_sata(hwif) || !is_dev_seagate_sata(&hwif->drives[0]))
 940                 hwif->rqsize = 128;
 941 }
 942
 943 /**
 944  *      init_iops_siimage       -       set up iops
 945  *      @hwif: interface to set up
 946  *
 947  *      Do the basic setup for the SIIMAGE hardware interface
 948  *      and then do the MMIO setup if we can. This is the first
 949  *      look in we get for setting up the hwif so that we
 950  *      can get the iops right before using them.
 951  */
 952
 953 static void __devinit init_iops_siimage(ide_hwif_t *hwif)
 954 {
 955         struct pci_dev *dev     = hwif->pci_dev;
 956         u32 class_rev           = 0;
 957
 958         pci_read_config_dword(dev, PCI_CLASS_REVISION, &class_rev);
 959         class_rev &= 0xff;
 960
 961         hwif->hwif_data = NULL;
 962
 963         /* Pessimal until we finish probing */
 964         hwif->rqsize = 15;
 965
 966         if (pci_get_drvdata(dev) == NULL)
 967                 return;
 968         init_mmio_iops_siimage(hwif);
 969 }
 970
 971 /**
 972  *      ata66_siimage   -       check for 80 pin cable
 973  *      @hwif: interface to check
 974  *
 975  *      Check for the presence of an ATA66 capable cable on the
 976  *      interface.
 977  */
 978
 979 static unsigned int __devinit ata66_siimage(ide_hwif_t *hwif)
 980 {
 981         unsigned long addr = siimage_selreg(hwif, 0);
 982         if (pci_get_drvdata(hwif->pci_dev) == NULL) {
 983                 u8 ata66 = 0;
 984                 pci_read_config_byte(hwif->pci_dev, addr, &ata66);
 985                 return (ata66 & 0x01) ? 1 : 0;
 986         }
 987
 988         return (hwif->INB(addr) & 0x01) ? 1 : 0;
 989 }
 990
 991 /**
 992  *      init_hwif_siimage       -       set up hwif structs
 993  *      @hwif: interface to set up
 994  *
 995  *      We do the basic set up of the interface structure. The SIIMAGE
 996  *      requires several custom handlers so we override the default
 997  *      ide DMA handlers appropriately
 998  */
 999
1000 static void __devinit init_hwif_siimage(ide_hwif_t *hwif)
1001 {
1002         hwif->autodma = 0;
1003
1004         hwif->resetproc = &siimage_reset;
1005         hwif->speedproc = &siimage_tune_chipset;
1006         hwif->tuneproc  = &siimage_tuneproc;
1007         hwif->reset_poll = &siimage_reset_poll;
1008         hwif->pre_reset = &siimage_pre_reset;
1009
1010         if(is_sata(hwif)) {
1011                 static int first = 1;
1012
1013                 hwif->busproc   = &siimage_busproc;
1014
1015                 if (first) {
1016                         printk(KERN_INFO "siimage: For full SATA support you should use the libata sata_sil module.\n");
1017                         first = 0;
1018                 }
1019         }
1020         if (!hwif->dma_base) {
1021                 hwif->drives[0].autotune = 1;
1022                 hwif->drives[1].autotune = 1;
1023                 return;
1024         }
1025
1026         hwif->ultra_mask = 0x7f;
1027         hwif->mwdma_mask = 0x07;
1028         hwif->swdma_mask = 0x07;
1029
1030         if (!is_sata(hwif))
1031                 hwif->atapi_dma = 1;
1032
1033         hwif->ide_dma_check = &siimage_config_drive_for_dma;
1034         if (!(hwif->udma_four))
1035                 hwif->udma_four = ata66_siimage(hwif);
1036
1037         if (hwif->mmio) {
1038                 hwif->ide_dma_test_irq = &siimage_mmio_ide_dma_test_irq;
1039         } else {
1040                 hwif->ide_dma_test_irq = & siimage_io_ide_dma_test_irq;
1041         }
1042
1043         /*
1044          *      The BIOS often doesn't set up DMA on this controller
1045          *      so we always do it.
1046          */
1047
1048         hwif->autodma = 1;
1049         hwif->drives[0].autodma = hwif->autodma;
1050         hwif->drives[1].autodma = hwif->autodma;
1051 }
1052
1053 #define DECLARE_SII_DEV(name_str)                       \
1054         {                                               \
1055                 .name           = name_str,             \
1056                 .init_chipset   = init_chipset_siimage, \
1057                 .init_iops      = init_iops_siimage,    \
1058                 .init_hwif      = init_hwif_siimage,    \
1059                 .fixup          = siimage_fixup,        \
1060                 .channels       = 2,                    \
1061                 .autodma        = AUTODMA,              \
1062                 .bootable       = ON_BOARD,             \
1063         }
1064
1065 static ide_pci_device_t siimage_chipsets[] __devinitdata = {
1066         /* 0 */ DECLARE_SII_DEV("SiI680"),
1067         /* 1 */ DECLARE_SII_DEV("SiI3112 Serial ATA"),
1068         /* 2 */ DECLARE_SII_DEV("Adaptec AAR-1210SA")
1069 };
1070
1071 /**
1072  *      siimage_init_one        -       pci layer discovery entry
1073  *      @dev: PCI device
1074  *      @id: ident table entry
1075  *
1076  *      Called by the PCI code when it finds an SI680 or SI3112 controller.
1077  *      We then use the IDE PCI generic helper to do most of the work.
1078  */
1079
1080 static int __devinit siimage_init_one(struct pci_dev *dev, const struct pci_device_id *id)
1081 {
1082         return ide_setup_pci_device(dev, &siimage_chipsets[id->driver_data]);
1083 }
1084
1085 static struct pci_device_id siimage_pci_tbl[] = {
1086         { PCI_DEVICE(PCI_VENDOR_ID_CMD, PCI_DEVICE_ID_SII_680), 0},
1087 #ifdef CONFIG_BLK_DEV_IDE_SATA
1088         { PCI_DEVICE(PCI_VENDOR_ID_CMD, PCI_DEVICE_ID_SII_3112), 1},
1089         { PCI_DEVICE(PCI_VENDOR_ID_CMD, PCI_DEVICE_ID_SII_1210SA), 2},
1090 #endif
1091         { 0, },
1092 };
1093 MODULE_DEVICE_TABLE(pci, siimage_pci_tbl);
1094
1095 static struct pci_driver driver = {
1096         .name           = "SiI_IDE",
1097         .id_table       = siimage_pci_tbl,
1098         .probe          = siimage_init_one,
1099 };
1100
1101 static int siimage_ide_init(void)
1102 {
1103         return ide_pci_register_driver(&driver);
1104 }
1105
1106 module_init(siimage_ide_init);
1107
1108 MODULE_AUTHOR("Andre Hedrick, Alan Cox");
1109 MODULE_DESCRIPTION("PCI driver module for SiI IDE");
1110 MODULE_LICENSE("GPL");