drivers/net/wireless/ath5k/base.c

   1 /*-
   2  * Copyright (c) 2002-2005 Sam Leffler, Errno Consulting
   3  * Copyright (c) 2004-2005 Atheros Communications, Inc.
   4  * Copyright (c) 2006 Devicescape Software, Inc.
   5  * Copyright (c) 2007 Jiri Slaby <jirislaby@gmail.com>
   6  * Copyright (c) 2007 Luis R. Rodriguez <mcgrof@winlab.rutgers.edu>
   7  *
   8  * All rights reserved.
   9  *
  10  * Redistribution and use in source and binary forms, with or without
  11  * modification, are permitted provided that the following conditions
  12  * are met:
  13  * 1. Redistributions of source code must retain the above copyright
  14  *    notice, this list of conditions and the following disclaimer,
  15  *    without modification.
  16  * 2. Redistributions in binary form must reproduce at minimum a disclaimer
  17  *    similar to the "NO WARRANTY" disclaimer below ("Disclaimer") and any
  18  *    redistribution must be conditioned upon including a substantially
  19  *    similar Disclaimer requirement for further binary redistribution.
  20  * 3. Neither the names of the above-listed copyright holders nor the names
  21  *    of any contributors may be used to endorse or promote products derived
  22  *    from this software without specific prior written permission.
  23  *
  24  * Alternatively, this software may be distributed under the terms of the
  25  * GNU General Public License ("GPL") version 2 as published by the Free
  26  * Software Foundation.
  27  *
  28  * NO WARRANTY
  29  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  30  * ``AS IS'' AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  31  * LIMITED TO, THE IMPLIED WARRANTIES OF NONINFRINGEMENT, MERCHANTIBILITY
  32  * AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL
  33  * THE COPYRIGHT HOLDERS OR CONTRIBUTORS BE LIABLE FOR SPECIAL, EXEMPLARY,
  34  * OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
  35  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
  36  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER
  37  * IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
  38  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF
  39  * THE POSSIBILITY OF SUCH DAMAGES.
  40  *
  41  */
  42
  43 #include <linux/module.h>
  44 #include <linux/delay.h>
  45 #include <linux/hardirq.h>
  46 #include <linux/if.h>
  47 #include <linux/io.h>
  48 #include <linux/netdevice.h>
  49 #include <linux/cache.h>
  50 #include <linux/pci.h>
  51 #include <linux/ethtool.h>
  52 #include <linux/uaccess.h>
  53
  54 #include <net/ieee80211_radiotap.h>
  55
  56 #include <asm/unaligned.h>
  57
  58 #include "base.h"
  59 #include "reg.h"
  60 #include "debug.h"
  61
  62 static int ath5k_calinterval = 10; /* Calibrate PHY every 10 secs (TODO: Fixme) */
  63 static int modparam_nohwcrypt;
  64 module_param_named(nohwcrypt, modparam_nohwcrypt, int, 0444);
  65 MODULE_PARM_DESC(nohwcrypt, "Disable hardware encryption.");
  66
  67
  68 /******************\
  69 * Internal defines *
  70 \******************/
  71
  72 /* Module info */
  73 MODULE_AUTHOR("Jiri Slaby");
  74 MODULE_AUTHOR("Nick Kossifidis");
  75 MODULE_DESCRIPTION("Support for 5xxx series of Atheros 802.11 wireless LAN cards.");
  76 MODULE_SUPPORTED_DEVICE("Atheros 5xxx WLAN cards");
  77 MODULE_LICENSE("Dual BSD/GPL");
  78 MODULE_VERSION("0.6.0 (EXPERIMENTAL)");
  79
  80
  81 /* Known PCI ids */
  82 static struct pci_device_id ath5k_pci_id_table[] __devinitdata = {
  83         { PCI_VDEVICE(ATHEROS, 0x0207), .driver_data = AR5K_AR5210 }, /* 5210 early */
  84         { PCI_VDEVICE(ATHEROS, 0x0007), .driver_data = AR5K_AR5210 }, /* 5210 */
  85         { PCI_VDEVICE(ATHEROS, 0x0011), .driver_data = AR5K_AR5211 }, /* 5311 - this is on AHB bus !*/
  86         { PCI_VDEVICE(ATHEROS, 0x0012), .driver_data = AR5K_AR5211 }, /* 5211 */
  87         { PCI_VDEVICE(ATHEROS, 0x0013), .driver_data = AR5K_AR5212 }, /* 5212 */
  88         { PCI_VDEVICE(3COM_2,  0x0013), .driver_data = AR5K_AR5212 }, /* 3com 5212 */
  89         { PCI_VDEVICE(3COM,    0x0013), .driver_data = AR5K_AR5212 }, /* 3com 3CRDAG675 5212 */
  90         { PCI_VDEVICE(ATHEROS, 0x1014), .driver_data = AR5K_AR5212 }, /* IBM minipci 5212 */
  91         { PCI_VDEVICE(ATHEROS, 0x0014), .driver_data = AR5K_AR5212 }, /* 5212 combatible */
  92         { PCI_VDEVICE(ATHEROS, 0x0015), .driver_data = AR5K_AR5212 }, /* 5212 combatible */
  93         { PCI_VDEVICE(ATHEROS, 0x0016), .driver_data = AR5K_AR5212 }, /* 5212 combatible */
  94         { PCI_VDEVICE(ATHEROS, 0x0017), .driver_data = AR5K_AR5212 }, /* 5212 combatible */
  95         { PCI_VDEVICE(ATHEROS, 0x0018), .driver_data = AR5K_AR5212 }, /* 5212 combatible */
  96         { PCI_VDEVICE(ATHEROS, 0x0019), .driver_data = AR5K_AR5212 }, /* 5212 combatible */
  97         { PCI_VDEVICE(ATHEROS, 0x001a), .driver_data = AR5K_AR5212 }, /* 2413 Griffin-lite */
  98         { PCI_VDEVICE(ATHEROS, 0x001b), .driver_data = AR5K_AR5212 }, /* 5413 Eagle */
  99         { PCI_VDEVICE(ATHEROS, 0x001c), .driver_data = AR5K_AR5212 }, /* PCI-E cards */
 100         { PCI_VDEVICE(ATHEROS, 0x001d), .driver_data = AR5K_AR5212 }, /* 2417 Nala */
 101         { 0 }
 102 };
 103 MODULE_DEVICE_TABLE(pci, ath5k_pci_id_table);
 104
 105 /* Known SREVs */
 106 static struct ath5k_srev_name srev_names[] = {
 107         { "5210",       AR5K_VERSION_MAC,       AR5K_SREV_AR5210 },
 108         { "5311",       AR5K_VERSION_MAC,       AR5K_SREV_AR5311 },
 109         { "5311A",      AR5K_VERSION_MAC,       AR5K_SREV_AR5311A },
 110         { "5311B",      AR5K_VERSION_MAC,       AR5K_SREV_AR5311B },
 111         { "5211",       AR5K_VERSION_MAC,       AR5K_SREV_AR5211 },
 112         { "5212",       AR5K_VERSION_MAC,       AR5K_SREV_AR5212 },
 113         { "5213",       AR5K_VERSION_MAC,       AR5K_SREV_AR5213 },
 114         { "5213A",      AR5K_VERSION_MAC,       AR5K_SREV_AR5213A },
 115         { "2413",       AR5K_VERSION_MAC,       AR5K_SREV_AR2413 },
 116         { "2414",       AR5K_VERSION_MAC,       AR5K_SREV_AR2414 },
 117         { "5424",       AR5K_VERSION_MAC,       AR5K_SREV_AR5424 },
 118         { "5413",       AR5K_VERSION_MAC,       AR5K_SREV_AR5413 },
 119         { "5414",       AR5K_VERSION_MAC,       AR5K_SREV_AR5414 },
 120         { "2415",       AR5K_VERSION_MAC,       AR5K_SREV_AR2415 },
 121         { "5416",       AR5K_VERSION_MAC,       AR5K_SREV_AR5416 },
 122         { "5418",       AR5K_VERSION_MAC,       AR5K_SREV_AR5418 },
 123         { "2425",       AR5K_VERSION_MAC,       AR5K_SREV_AR2425 },
 124         { "2417",       AR5K_VERSION_MAC,       AR5K_SREV_AR2417 },
 125         { "xxxxx",      AR5K_VERSION_MAC,       AR5K_SREV_UNKNOWN },
 126         { "5110",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5110 },
 127         { "5111",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5111 },
 128         { "5111A",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_5111A },
 129         { "2111",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2111 },
 130         { "5112",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5112 },
 131         { "5112A",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_5112A },
 132         { "5112B",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_5112B },
 133         { "2112",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2112 },
 134         { "2112A",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_2112A },
 135         { "2112B",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_2112B },
 136         { "2413",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2413 },
 137         { "5413",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5413 },
 138         { "2316",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2316 },
 139         { "2317",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2317 },
 140         { "5424",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5424 },
 141         { "5133",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5133 },
 142         { "xxxxx",      AR5K_VERSION_RAD,       AR5K_SREV_UNKNOWN },
 143 };
 144
 145 static struct ieee80211_rate ath5k_rates[] = {
 146         { .bitrate = 10,
 147           .hw_value = ATH5K_RATE_CODE_1M, },
 148         { .bitrate = 20,
 149           .hw_value = ATH5K_RATE_CODE_2M,
 150           .hw_value_short = ATH5K_RATE_CODE_2M | AR5K_SET_SHORT_PREAMBLE,
 151           .flags = IEEE80211_RATE_SHORT_PREAMBLE },
 152         { .bitrate = 55,
 153           .hw_value = ATH5K_RATE_CODE_5_5M,
 154           .hw_value_short = ATH5K_RATE_CODE_5_5M | AR5K_SET_SHORT_PREAMBLE,
 155           .flags = IEEE80211_RATE_SHORT_PREAMBLE },
 156         { .bitrate = 110,
 157           .hw_value = ATH5K_RATE_CODE_11M,
 158           .hw_value_short = ATH5K_RATE_CODE_11M | AR5K_SET_SHORT_PREAMBLE,
 159           .flags = IEEE80211_RATE_SHORT_PREAMBLE },
 160         { .bitrate = 60,
 161           .hw_value = ATH5K_RATE_CODE_6M,
 162           .flags = 0 },
 163         { .bitrate = 90,
 164           .hw_value = ATH5K_RATE_CODE_9M,
 165           .flags = 0 },
 166         { .bitrate = 120,
 167           .hw_value = ATH5K_RATE_CODE_12M,
 168           .flags = 0 },
 169         { .bitrate = 180,
 170           .hw_value = ATH5K_RATE_CODE_18M,
 171           .flags = 0 },
 172         { .bitrate = 240,
 173           .hw_value = ATH5K_RATE_CODE_24M,
 174           .flags = 0 },
 175         { .bitrate = 360,
 176           .hw_value = ATH5K_RATE_CODE_36M,
 177           .flags = 0 },
 178         { .bitrate = 480,
 179           .hw_value = ATH5K_RATE_CODE_48M,
 180           .flags = 0 },
 181         { .bitrate = 540,
 182           .hw_value = ATH5K_RATE_CODE_54M,
 183           .flags = 0 },
 184         /* XR missing */
 185 };
 186
 187 /*
 188  * Prototypes - PCI stack related functions
 189  */
 190 static int __devinit    ath5k_pci_probe(struct pci_dev *pdev,
 191                                 const struct pci_device_id *id);
 192 static void __devexit   ath5k_pci_remove(struct pci_dev *pdev);
 193 #ifdef CONFIG_PM
 194 static int              ath5k_pci_suspend(struct pci_dev *pdev,
 195                                         pm_message_t state);
 196 static int              ath5k_pci_resume(struct pci_dev *pdev);
 197 #else
 198 #define ath5k_pci_suspend NULL
 199 #define ath5k_pci_resume NULL
 200 #endif /* CONFIG_PM */
 201
 202 static struct pci_driver ath5k_pci_driver = {
 203         .name           = KBUILD_MODNAME,
 204         .id_table       = ath5k_pci_id_table,
 205         .probe          = ath5k_pci_probe,
 206         .remove         = __devexit_p(ath5k_pci_remove),
 207         .suspend        = ath5k_pci_suspend,
 208         .resume         = ath5k_pci_resume,
 209 };
 210
 211
 212
 213 /*
 214  * Prototypes - MAC 802.11 stack related functions
 215  */
 216 static int ath5k_tx(struct ieee80211_hw *hw, struct sk_buff *skb);
 217 static int ath5k_reset(struct ath5k_softc *sc, bool stop, bool change_channel);
 218 static int ath5k_reset_wake(struct ath5k_softc *sc);
 219 static int ath5k_start(struct ieee80211_hw *hw);
 220 static void ath5k_stop(struct ieee80211_hw *hw);
 221 static int ath5k_add_interface(struct ieee80211_hw *hw,
 222                 struct ieee80211_if_init_conf *conf);
 223 static void ath5k_remove_interface(struct ieee80211_hw *hw,
 224                 struct ieee80211_if_init_conf *conf);
 225 static int ath5k_config(struct ieee80211_hw *hw, u32 changed);
 226 static int ath5k_config_interface(struct ieee80211_hw *hw,
 227                 struct ieee80211_vif *vif,
 228                 struct ieee80211_if_conf *conf);
 229 static void ath5k_configure_filter(struct ieee80211_hw *hw,
 230                 unsigned int changed_flags,
 231                 unsigned int *new_flags,
 232                 int mc_count, struct dev_mc_list *mclist);
 233 static int ath5k_set_key(struct ieee80211_hw *hw,
 234                 enum set_key_cmd cmd,
 235                 const u8 *local_addr, const u8 *addr,
 236                 struct ieee80211_key_conf *key);
 237 static int ath5k_get_stats(struct ieee80211_hw *hw,
 238                 struct ieee80211_low_level_stats *stats);
 239 static int ath5k_get_tx_stats(struct ieee80211_hw *hw,
 240                 struct ieee80211_tx_queue_stats *stats);
 241 static u64 ath5k_get_tsf(struct ieee80211_hw *hw);
 242 static void ath5k_reset_tsf(struct ieee80211_hw *hw);
 243 static int ath5k_beacon_update(struct ath5k_softc *sc,
 244                 struct sk_buff *skb);
 245 static void ath5k_bss_info_changed(struct ieee80211_hw *hw,
 246                 struct ieee80211_vif *vif,
 247                 struct ieee80211_bss_conf *bss_conf,
 248                 u32 changes);
 249
 250 static struct ieee80211_ops ath5k_hw_ops = {
 251         .tx             = ath5k_tx,
 252         .start          = ath5k_start,
 253         .stop           = ath5k_stop,
 254         .add_interface  = ath5k_add_interface,
 255         .remove_interface = ath5k_remove_interface,
 256         .config         = ath5k_config,
 257         .config_interface = ath5k_config_interface,
 258         .configure_filter = ath5k_configure_filter,
 259         .set_key        = ath5k_set_key,
 260         .get_stats      = ath5k_get_stats,
 261         .conf_tx        = NULL,
 262         .get_tx_stats   = ath5k_get_tx_stats,
 263         .get_tsf        = ath5k_get_tsf,
 264         .reset_tsf      = ath5k_reset_tsf,
 265         .bss_info_changed = ath5k_bss_info_changed,
 266 };
 267
 268 /*
 269  * Prototypes - Internal functions
 270  */
 271 /* Attach detach */
 272 static int      ath5k_attach(struct pci_dev *pdev,
 273                         struct ieee80211_hw *hw);
 274 static void     ath5k_detach(struct pci_dev *pdev,
 275                         struct ieee80211_hw *hw);
 276 /* Channel/mode setup */
 277 static inline short ath5k_ieee2mhz(short chan);
 278 static unsigned int ath5k_copy_channels(struct ath5k_hw *ah,
 279                                 struct ieee80211_channel *channels,
 280                                 unsigned int mode,
 281                                 unsigned int max);
 282 static int      ath5k_setup_bands(struct ieee80211_hw *hw);
 283 static int      ath5k_chan_set(struct ath5k_softc *sc,
 284                                 struct ieee80211_channel *chan);
 285 static void     ath5k_setcurmode(struct ath5k_softc *sc,
 286                                 unsigned int mode);
 287 static void     ath5k_mode_setup(struct ath5k_softc *sc);
 288
 289 /* Descriptor setup */
 290 static int      ath5k_desc_alloc(struct ath5k_softc *sc,
 291                                 struct pci_dev *pdev);
 292 static void     ath5k_desc_free(struct ath5k_softc *sc,
 293                                 struct pci_dev *pdev);
 294 /* Buffers setup */
 295 static int      ath5k_rxbuf_setup(struct ath5k_softc *sc,
 296                                 struct ath5k_buf *bf);
 297 static int      ath5k_txbuf_setup(struct ath5k_softc *sc,
 298                                 struct ath5k_buf *bf);
 299 static inline void ath5k_txbuf_free(struct ath5k_softc *sc,
 300                                 struct ath5k_buf *bf)
 301 {
 302         BUG_ON(!bf);
 303         if (!bf->skb)
 304                 return;
 305         pci_unmap_single(sc->pdev, bf->skbaddr, bf->skb->len,
 306                         PCI_DMA_TODEVICE);
 307         dev_kfree_skb_any(bf->skb);
 308         bf->skb = NULL;
 309 }
 310
 311 /* Queues setup */
 312 static struct   ath5k_txq *ath5k_txq_setup(struct ath5k_softc *sc,
 313                                 int qtype, int subtype);
 314 static int      ath5k_beaconq_setup(struct ath5k_hw *ah);
 315 static int      ath5k_beaconq_config(struct ath5k_softc *sc);
 316 static void     ath5k_txq_drainq(struct ath5k_softc *sc,
 317                                 struct ath5k_txq *txq);
 318 static void     ath5k_txq_cleanup(struct ath5k_softc *sc);
 319 static void     ath5k_txq_release(struct ath5k_softc *sc);
 320 /* Rx handling */
 321 static int      ath5k_rx_start(struct ath5k_softc *sc);
 322 static void     ath5k_rx_stop(struct ath5k_softc *sc);
 323 static unsigned int ath5k_rx_decrypted(struct ath5k_softc *sc,
 324                                         struct ath5k_desc *ds,
 325                                         struct sk_buff *skb,
 326                                         struct ath5k_rx_status *rs);
 327 static void     ath5k_tasklet_rx(unsigned long data);
 328 /* Tx handling */
 329 static void     ath5k_tx_processq(struct ath5k_softc *sc,
 330                                 struct ath5k_txq *txq);
 331 static void     ath5k_tasklet_tx(unsigned long data);
 332 /* Beacon handling */
 333 static int      ath5k_beacon_setup(struct ath5k_softc *sc,
 334                                         struct ath5k_buf *bf);
 335 static void     ath5k_beacon_send(struct ath5k_softc *sc);
 336 static void     ath5k_beacon_config(struct ath5k_softc *sc);
 337 static void     ath5k_beacon_update_timers(struct ath5k_softc *sc, u64 bc_tsf);
 338
 339 static inline u64 ath5k_extend_tsf(struct ath5k_hw *ah, u32 rstamp)
 340 {
 341         u64 tsf = ath5k_hw_get_tsf64(ah);
 342
 343         if ((tsf & 0x7fff) < rstamp)
 344                 tsf -= 0x8000;
 345
 346         return (tsf & ~0x7fff) | rstamp;
 347 }
 348
 349 /* Interrupt handling */
 350 static int      ath5k_init(struct ath5k_softc *sc, bool is_resume);
 351 static int      ath5k_stop_locked(struct ath5k_softc *sc);
 352 static int      ath5k_stop_hw(struct ath5k_softc *sc, bool is_suspend);
 353 static irqreturn_t ath5k_intr(int irq, void *dev_id);
 354 static void     ath5k_tasklet_reset(unsigned long data);
 355
 356 static void     ath5k_calibrate(unsigned long data);
 357 /* LED functions */
 358 static int      ath5k_init_leds(struct ath5k_softc *sc);
 359 static void     ath5k_led_enable(struct ath5k_softc *sc);
 360 static void     ath5k_led_off(struct ath5k_softc *sc);
 361 static void     ath5k_unregister_leds(struct ath5k_softc *sc);
 362
 363 /*
 364  * Module init/exit functions
 365  */
 366 static int __init
 367 init_ath5k_pci(void)
 368 {
 369         int ret;
 370
 371         ath5k_debug_init();
 372
 373         ret = pci_register_driver(&ath5k_pci_driver);
 374         if (ret) {
 375                 printk(KERN_ERR "ath5k_pci: can't register pci driver\n");
 376                 return ret;
 377         }
 378
 379         return 0;
 380 }
 381
 382 static void __exit
 383 exit_ath5k_pci(void)
 384 {
 385         pci_unregister_driver(&ath5k_pci_driver);
 386
 387         ath5k_debug_finish();
 388 }
 389
 390 module_init(init_ath5k_pci);
 391 module_exit(exit_ath5k_pci);
 392
 393
 394 /********************\
 395 * PCI Initialization *
 396 \********************/
 397
 398 static const char *
 399 ath5k_chip_name(enum ath5k_srev_type type, u_int16_t val)
 400 {
 401         const char *name = "xxxxx";
 402         unsigned int i;
 403
 404         for (i = 0; i < ARRAY_SIZE(srev_names); i++) {
 405                 if (srev_names[i].sr_type != type)
 406                         continue;
 407
 408                 if ((val & 0xf0) == srev_names[i].sr_val)
 409                         name = srev_names[i].sr_name;
 410
 411                 if ((val & 0xff) == srev_names[i].sr_val) {
 412                         name = srev_names[i].sr_name;
 413                         break;
 414                 }
 415         }
 416
 417         return name;
 418 }
 419
 420 static int __devinit
 421 ath5k_pci_probe(struct pci_dev *pdev,
 422                 const struct pci_device_id *id)
 423 {
 424         void __iomem *mem;
 425         struct ath5k_softc *sc;
 426         struct ieee80211_hw *hw;
 427         int ret;
 428         u8 csz;
 429
 430         ret = pci_enable_device(pdev);
 431         if (ret) {
 432                 dev_err(&pdev->dev, "can't enable device\n");
 433                 goto err;
 434         }
 435
 436         /* XXX 32-bit addressing only */
 437         ret = pci_set_dma_mask(pdev, DMA_32BIT_MASK);
 438         if (ret) {
 439                 dev_err(&pdev->dev, "32-bit DMA not available\n");
 440                 goto err_dis;
 441         }
 442
 443         /*
 444          * Cache line size is used to size and align various
 445          * structures used to communicate with the hardware.
 446          */
 447         pci_read_config_byte(pdev, PCI_CACHE_LINE_SIZE, &csz);
 448         if (csz == 0) {
 449                 /*
 450                  * Linux 2.4.18 (at least) writes the cache line size
 451                  * register as a 16-bit wide register which is wrong.
 452                  * We must have this setup properly for rx buffer
 453                  * DMA to work so force a reasonable value here if it
 454                  * comes up zero.
 455                  */
 456                 csz = L1_CACHE_BYTES / sizeof(u32);
 457                 pci_write_config_byte(pdev, PCI_CACHE_LINE_SIZE, csz);
 458         }
 459         /*
 460          * The default setting of latency timer yields poor results,
 461          * set it to the value used by other systems.  It may be worth
 462          * tweaking this setting more.
 463          */
 464         pci_write_config_byte(pdev, PCI_LATENCY_TIMER, 0xa8);
 465
 466         /* Enable bus mastering */
 467         pci_set_master(pdev);
 468
 469         /*
 470          * Disable the RETRY_TIMEOUT register (0x41) to keep
 471          * PCI Tx retries from interfering with C3 CPU state.
 472          */
 473         pci_write_config_byte(pdev, 0x41, 0);
 474
 475         ret = pci_request_region(pdev, 0, "ath5k");
 476         if (ret) {
 477                 dev_err(&pdev->dev, "cannot reserve PCI memory region\n");
 478                 goto err_dis;
 479         }
 480
 481         mem = pci_iomap(pdev, 0, 0);
 482         if (!mem) {
 483                 dev_err(&pdev->dev, "cannot remap PCI memory region\n") ;
 484                 ret = -EIO;
 485                 goto err_reg;
 486         }
 487
 488         /*
 489          * Allocate hw (mac80211 main struct)
 490          * and hw->priv (driver private data)
 491          */
 492         hw = ieee80211_alloc_hw(sizeof(*sc), &ath5k_hw_ops);
 493         if (hw == NULL) {
 494                 dev_err(&pdev->dev, "cannot allocate ieee80211_hw\n");
 495                 ret = -ENOMEM;
 496                 goto err_map;
 497         }
 498
 499         dev_info(&pdev->dev, "registered as '%s'\n", wiphy_name(hw->wiphy));
 500
 501         /* Initialize driver private data */
 502         SET_IEEE80211_DEV(hw, &pdev->dev);
 503         hw->flags = IEEE80211_HW_RX_INCLUDES_FCS |
 504                     IEEE80211_HW_SIGNAL_DBM |
 505                     IEEE80211_HW_NOISE_DBM;
 506
 507         hw->wiphy->interface_modes =
 508                 BIT(NL80211_IFTYPE_STATION) |
 509                 BIT(NL80211_IFTYPE_ADHOC) |
 510                 BIT(NL80211_IFTYPE_MESH_POINT);
 511
 512         hw->extra_tx_headroom = 2;
 513         hw->channel_change_time = 5000;
 514         sc = hw->priv;
 515         sc->hw = hw;
 516         sc->pdev = pdev;
 517
 518         ath5k_debug_init_device(sc);
 519
 520         /*
 521          * Mark the device as detached to avoid processing
 522          * interrupts until setup is complete.
 523          */
 524         __set_bit(ATH_STAT_INVALID, sc->status);
 525
 526         sc->iobase = mem; /* So we can unmap it on detach */
 527         sc->cachelsz = csz * sizeof(u32); /* convert to bytes */
 528         sc->opmode = NL80211_IFTYPE_STATION;
 529         mutex_init(&sc->lock);
 530         spin_lock_init(&sc->rxbuflock);
 531         spin_lock_init(&sc->txbuflock);
 532         spin_lock_init(&sc->block);
 533
 534         /* Set private data */
 535         pci_set_drvdata(pdev, hw);
 536
 537         /* Setup interrupt handler */
 538         ret = request_irq(pdev->irq, ath5k_intr, IRQF_SHARED, "ath", sc);
 539         if (ret) {
 540                 ATH5K_ERR(sc, "request_irq failed\n");
 541                 goto err_free;
 542         }
 543
 544         /* Initialize device */
 545         sc->ah = ath5k_hw_attach(sc, id->driver_data);
 546         if (IS_ERR(sc->ah)) {
 547                 ret = PTR_ERR(sc->ah);
 548                 goto err_irq;
 549         }
 550
 551         /* set up multi-rate retry capabilities */
 552         if (sc->ah->ah_version == AR5K_AR5212) {
 553                 hw->max_rates = 4;
 554                 hw->max_rate_tries = 11;
 555         }
 556
 557         /* Finish private driver data initialization */
 558         ret = ath5k_attach(pdev, hw);
 559         if (ret)
 560                 goto err_ah;
 561
 562         ATH5K_INFO(sc, "Atheros AR%s chip found (MAC: 0x%x, PHY: 0x%x)\n",
 563                         ath5k_chip_name(AR5K_VERSION_MAC, sc->ah->ah_mac_srev),
 564                                         sc->ah->ah_mac_srev,
 565                                         sc->ah->ah_phy_revision);
 566
 567         if (!sc->ah->ah_single_chip) {
 568                 /* Single chip radio (!RF5111) */
 569                 if (sc->ah->ah_radio_5ghz_revision &&
 570                         !sc->ah->ah_radio_2ghz_revision) {
 571                         /* No 5GHz support -> report 2GHz radio */
 572                         if (!test_bit(AR5K_MODE_11A,
 573                                 sc->ah->ah_capabilities.cap_mode)) {
 574                                 ATH5K_INFO(sc, "RF%s 2GHz radio found (0x%x)\n",
 575                                         ath5k_chip_name(AR5K_VERSION_RAD,
 576                                                 sc->ah->ah_radio_5ghz_revision),
 577                                                 sc->ah->ah_radio_5ghz_revision);
 578                         /* No 2GHz support (5110 and some
 579                          * 5Ghz only cards) -> report 5Ghz radio */
 580                         } else if (!test_bit(AR5K_MODE_11B,
 581                                 sc->ah->ah_capabilities.cap_mode)) {
 582                                 ATH5K_INFO(sc, "RF%s 5GHz radio found (0x%x)\n",
 583                                         ath5k_chip_name(AR5K_VERSION_RAD,
 584                                                 sc->ah->ah_radio_5ghz_revision),
 585                                                 sc->ah->ah_radio_5ghz_revision);
 586                         /* Multiband radio */
 587                         } else {
 588                                 ATH5K_INFO(sc, "RF%s multiband radio found"
 589                                         " (0x%x)\n",
 590                                         ath5k_chip_name(AR5K_VERSION_RAD,
 591                                                 sc->ah->ah_radio_5ghz_revision),
 592                                                 sc->ah->ah_radio_5ghz_revision);
 593                         }
 594                 }
 595                 /* Multi chip radio (RF5111 - RF2111) ->
 596                  * report both 2GHz/5GHz radios */
 597                 else if (sc->ah->ah_radio_5ghz_revision &&
 598                                 sc->ah->ah_radio_2ghz_revision){
 599                         ATH5K_INFO(sc, "RF%s 5GHz radio found (0x%x)\n",
 600                                 ath5k_chip_name(AR5K_VERSION_RAD,
 601                                         sc->ah->ah_radio_5ghz_revision),
 602                                         sc->ah->ah_radio_5ghz_revision);
 603                         ATH5K_INFO(sc, "RF%s 2GHz radio found (0x%x)\n",
 604                                 ath5k_chip_name(AR5K_VERSION_RAD,
 605                                         sc->ah->ah_radio_2ghz_revision),
 606                                         sc->ah->ah_radio_2ghz_revision);
 607                 }
 608         }
 609
 610
 611         /* ready to process interrupts */
 612         __clear_bit(ATH_STAT_INVALID, sc->status);
 613
 614         return 0;
 615 err_ah:
 616         ath5k_hw_detach(sc->ah);
 617 err_irq:
 618         free_irq(pdev->irq, sc);
 619 err_free:
 620         ieee80211_free_hw(hw);
 621 err_map:
 622         pci_iounmap(pdev, mem);
 623 err_reg:
 624         pci_release_region(pdev, 0);
 625 err_dis:
 626         pci_disable_device(pdev);
 627 err:
 628         return ret;
 629 }
 630
 631 static void __devexit
 632 ath5k_pci_remove(struct pci_dev *pdev)
 633 {
 634         struct ieee80211_hw *hw = pci_get_drvdata(pdev);
 635         struct ath5k_softc *sc = hw->priv;
 636
 637         ath5k_debug_finish_device(sc);
 638         ath5k_detach(pdev, hw);
 639         ath5k_hw_detach(sc->ah);
 640         free_irq(pdev->irq, sc);
 641         pci_iounmap(pdev, sc->iobase);
 642         pci_release_region(pdev, 0);
 643         pci_disable_device(pdev);
 644         ieee80211_free_hw(hw);
 645 }
 646
 647 #ifdef CONFIG_PM
 648 static int
 649 ath5k_pci_suspend(struct pci_dev *pdev, pm_message_t state)
 650 {
 651         struct ieee80211_hw *hw = pci_get_drvdata(pdev);
 652         struct ath5k_softc *sc = hw->priv;
 653
 654         ath5k_led_off(sc);
 655
 656         ath5k_stop_hw(sc, true);
 657
 658         free_irq(pdev->irq, sc);
 659         pci_save_state(pdev);
 660         pci_disable_device(pdev);
 661         pci_set_power_state(pdev, PCI_D3hot);
 662
 663         return 0;
 664 }
 665
 666 static int
 667 ath5k_pci_resume(struct pci_dev *pdev)
 668 {
 669         struct ieee80211_hw *hw = pci_get_drvdata(pdev);
 670         struct ath5k_softc *sc = hw->priv;
 671         int err;
 672
 673         pci_restore_state(pdev);
 674
 675         err = pci_enable_device(pdev);
 676         if (err)
 677                 return err;
 678
 679         /*
 680          * Suspend/Resume resets the PCI configuration space, so we have to
 681          * re-disable the RETRY_TIMEOUT register (0x41) to keep
 682          * PCI Tx retries from interfering with C3 CPU state
 683          */
 684         pci_write_config_byte(pdev, 0x41, 0);
 685
 686         err = request_irq(pdev->irq, ath5k_intr, IRQF_SHARED, "ath", sc);
 687         if (err) {
 688                 ATH5K_ERR(sc, "request_irq failed\n");
 689                 goto err_no_irq;
 690         }
 691
 692         err = ath5k_init(sc, true);
 693         if (err)
 694                 goto err_irq;
 695         ath5k_led_enable(sc);
 696
 697         return 0;
 698 err_irq:
 699         free_irq(pdev->irq, sc);
 700 err_no_irq:
 701         pci_disable_device(pdev);
 702         return err;
 703 }
 704 #endif /* CONFIG_PM */
 705
 706
 707 /***********************\
 708 * Driver Initialization *
 709 \***********************/
 710
 711 static int
 712 ath5k_attach(struct pci_dev *pdev, struct ieee80211_hw *hw)
 713 {
 714         struct ath5k_softc *sc = hw->priv;
 715         struct ath5k_hw *ah = sc->ah;
 716         u8 mac[ETH_ALEN] = {};
 717         int ret;
 718
 719         ATH5K_DBG(sc, ATH5K_DEBUG_ANY, "devid 0x%x\n", pdev->device);
 720
 721         /*
 722          * Check if the MAC has multi-rate retry support.
 723          * We do this by trying to setup a fake extended
 724          * descriptor.  MAC's that don't have support will
 725          * return false w/o doing anything.  MAC's that do
 726          * support it will return true w/o doing anything.
 727          */
 728         ret = ah->ah_setup_mrr_tx_desc(ah, NULL, 0, 0, 0, 0, 0, 0);
 729         if (ret < 0)
 730                 goto err;
 731         if (ret > 0)
 732                 __set_bit(ATH_STAT_MRRETRY, sc->status);
 733
 734         /*
 735          * Collect the channel list.  The 802.11 layer
 736          * is resposible for filtering this list based
 737          * on settings like the phy mode and regulatory
 738          * domain restrictions.
 739          */
 740         ret = ath5k_setup_bands(hw);
 741         if (ret) {
 742                 ATH5K_ERR(sc, "can't get channels\n");
 743                 goto err;
 744         }
 745
 746         /* NB: setup here so ath5k_rate_update is happy */
 747         if (test_bit(AR5K_MODE_11A, ah->ah_modes))
 748                 ath5k_setcurmode(sc, AR5K_MODE_11A);
 749         else
 750                 ath5k_setcurmode(sc, AR5K_MODE_11B);
 751
 752         /*
 753          * Allocate tx+rx descriptors and populate the lists.
 754          */
 755         ret = ath5k_desc_alloc(sc, pdev);
 756         if (ret) {
 757                 ATH5K_ERR(sc, "can't allocate descriptors\n");
 758                 goto err;
 759         }
 760
 761         /*
 762          * Allocate hardware transmit queues: one queue for
 763          * beacon frames and one data queue for each QoS
 764          * priority.  Note that hw functions handle reseting
 765          * these queues at the needed time.
 766          */
 767         ret = ath5k_beaconq_setup(ah);
 768         if (ret < 0) {
 769                 ATH5K_ERR(sc, "can't setup a beacon xmit queue\n");
 770                 goto err_desc;
 771         }
 772         sc->bhalq = ret;
 773
 774         sc->txq = ath5k_txq_setup(sc, AR5K_TX_QUEUE_DATA, AR5K_WME_AC_BK);
 775         if (IS_ERR(sc->txq)) {
 776                 ATH5K_ERR(sc, "can't setup xmit queue\n");
 777                 ret = PTR_ERR(sc->txq);
 778                 goto err_bhal;
 779         }
 780
 781         tasklet_init(&sc->rxtq, ath5k_tasklet_rx, (unsigned long)sc);
 782         tasklet_init(&sc->txtq, ath5k_tasklet_tx, (unsigned long)sc);
 783         tasklet_init(&sc->restq, ath5k_tasklet_reset, (unsigned long)sc);
 784         setup_timer(&sc->calib_tim, ath5k_calibrate, (unsigned long)sc);
 785
 786         ret = ath5k_eeprom_read_mac(ah, mac);
 787         if (ret) {
 788                 ATH5K_ERR(sc, "unable to read address from EEPROM: 0x%04x\n",
 789                         sc->pdev->device);
 790                 goto err_queues;
 791         }
 792
 793         SET_IEEE80211_PERM_ADDR(hw, mac);
 794         /* All MAC address bits matter for ACKs */
 795         memset(sc->bssidmask, 0xff, ETH_ALEN);
 796         ath5k_hw_set_bssid_mask(sc->ah, sc->bssidmask);
 797
 798         ret = ieee80211_register_hw(hw);
 799         if (ret) {
 800                 ATH5K_ERR(sc, "can't register ieee80211 hw\n");
 801                 goto err_queues;
 802         }
 803
 804         ath5k_init_leds(sc);
 805
 806         return 0;
 807 err_queues:
 808         ath5k_txq_release(sc);
 809 err_bhal:
 810         ath5k_hw_release_tx_queue(ah, sc->bhalq);
 811 err_desc:
 812         ath5k_desc_free(sc, pdev);
 813 err:
 814         return ret;
 815 }
 816
 817 static void
 818 ath5k_detach(struct pci_dev *pdev, struct ieee80211_hw *hw)
 819 {
 820         struct ath5k_softc *sc = hw->priv;
 821
 822         /*
 823          * NB: the order of these is important:
 824          * o call the 802.11 layer before detaching ath5k_hw to
 825          *   insure callbacks into the driver to delete global
 826          *   key cache entries can be handled
 827          * o reclaim the tx queue data structures after calling
 828          *   the 802.11 layer as we'll get called back to reclaim
 829          *   node state and potentially want to use them
 830          * o to cleanup the tx queues the hal is called, so detach
 831          *   it last
 832          * XXX: ??? detach ath5k_hw ???
 833          * Other than that, it's straightforward...
 834          */
 835         ieee80211_unregister_hw(hw);
 836         ath5k_desc_free(sc, pdev);
 837         ath5k_txq_release(sc);
 838         ath5k_hw_release_tx_queue(sc->ah, sc->bhalq);
 839         ath5k_unregister_leds(sc);
 840
 841         /*
 842          * NB: can't reclaim these until after ieee80211_ifdetach
 843          * returns because we'll get called back to reclaim node
 844          * state and potentially want to use them.
 845          */
 846 }
 847
 848
 849
 850
 851 /********************\
 852 * Channel/mode setup *
 853 \********************/
 854
 855 /*
 856  * Convert IEEE channel number to MHz frequency.
 857  */
 858 static inline short
 859 ath5k_ieee2mhz(short chan)
 860 {
 861         if (chan <= 14 || chan >= 27)
 862                 return ieee80211chan2mhz(chan);
 863         else
 864                 return 2212 + chan * 20;
 865 }
 866
 867 static unsigned int
 868 ath5k_copy_channels(struct ath5k_hw *ah,
 869                 struct ieee80211_channel *channels,
 870                 unsigned int mode,
 871                 unsigned int max)
 872 {
 873         unsigned int i, count, size, chfreq, freq, ch;
 874
 875         if (!test_bit(mode, ah->ah_modes))
 876                 return 0;
 877
 878         switch (mode) {
 879         case AR5K_MODE_11A:
 880         case AR5K_MODE_11A_TURBO:
 881                 /* 1..220, but 2GHz frequencies are filtered by check_channel */
 882                 size = 220 ;
 883                 chfreq = CHANNEL_5GHZ;
 884                 break;
 885         case AR5K_MODE_11B:
 886         case AR5K_MODE_11G:
 887         case AR5K_MODE_11G_TURBO:
 888                 size = 26;
 889                 chfreq = CHANNEL_2GHZ;
 890                 break;
 891         default:
 892                 ATH5K_WARN(ah->ah_sc, "bad mode, not copying channels\n");
 893                 return 0;
 894         }
 895
 896         for (i = 0, count = 0; i < size && max > 0; i++) {
 897                 ch = i + 1 ;
 898                 freq = ath5k_ieee2mhz(ch);
 899
 900                 /* Check if channel is supported by the chipset */
 901                 if (!ath5k_channel_ok(ah, freq, chfreq))
 902                         continue;
 903
 904                 /* Write channel info and increment counter */
 905                 channels[count].center_freq = freq;
 906                 channels[count].band = (chfreq == CHANNEL_2GHZ) ?
 907                         IEEE80211_BAND_2GHZ : IEEE80211_BAND_5GHZ;
 908                 switch (mode) {
 909                 case AR5K_MODE_11A:
 910                 case AR5K_MODE_11G:
 911                         channels[count].hw_value = chfreq | CHANNEL_OFDM;
 912                         break;
 913                 case AR5K_MODE_11A_TURBO:
 914                 case AR5K_MODE_11G_TURBO:
 915                         channels[count].hw_value = chfreq |
 916                                 CHANNEL_OFDM | CHANNEL_TURBO;
 917                         break;
 918                 case AR5K_MODE_11B:
 919                         channels[count].hw_value = CHANNEL_B;
 920                 }
 921
 922                 count++;
 923                 max--;
 924         }
 925
 926         return count;
 927 }
 928
 929 static void
 930 ath5k_setup_rate_idx(struct ath5k_softc *sc, struct ieee80211_supported_band *b)
 931 {
 932         u8 i;
 933
 934         for (i = 0; i < AR5K_MAX_RATES; i++)
 935                 sc->rate_idx[b->band][i] = -1;
 936
 937         for (i = 0; i < b->n_bitrates; i++) {
 938                 sc->rate_idx[b->band][b->bitrates[i].hw_value] = i;
 939                 if (b->bitrates[i].hw_value_short)
 940                         sc->rate_idx[b->band][b->bitrates[i].hw_value_short] = i;
 941         }
 942 }
 943
 944 static int
 945 ath5k_setup_bands(struct ieee80211_hw *hw)
 946 {
 947         struct ath5k_softc *sc = hw->priv;
 948         struct ath5k_hw *ah = sc->ah;
 949         struct ieee80211_supported_band *sband;
 950         int max_c, count_c = 0;
 951         int i;
 952
 953         BUILD_BUG_ON(ARRAY_SIZE(sc->sbands) < IEEE80211_NUM_BANDS);
 954         max_c = ARRAY_SIZE(sc->channels);
 955
 956         /* 2GHz band */
 957         sband = &sc->sbands[IEEE80211_BAND_2GHZ];
 958         sband->band = IEEE80211_BAND_2GHZ;
 959         sband->bitrates = &sc->rates[IEEE80211_BAND_2GHZ][0];
 960
 961         if (test_bit(AR5K_MODE_11G, sc->ah->ah_capabilities.cap_mode)) {
 962                 /* G mode */
 963                 memcpy(sband->bitrates, &ath5k_rates[0],
 964                        sizeof(struct ieee80211_rate) * 12);
 965                 sband->n_bitrates = 12;
 966
 967                 sband->channels = sc->channels;
 968                 sband->n_channels = ath5k_copy_channels(ah, sband->channels,
 969                                         AR5K_MODE_11G, max_c);
 970
 971                 hw->wiphy->bands[IEEE80211_BAND_2GHZ] = sband;
 972                 count_c = sband->n_channels;
 973                 max_c -= count_c;
 974         } else if (test_bit(AR5K_MODE_11B, sc->ah->ah_capabilities.cap_mode)) {
 975                 /* B mode */
 976                 memcpy(sband->bitrates, &ath5k_rates[0],
 977                        sizeof(struct ieee80211_rate) * 4);
 978                 sband->n_bitrates = 4;
 979
 980                 /* 5211 only supports B rates and uses 4bit rate codes
 981                  * (e.g normally we have 0x1B for 1M, but on 5211 we have 0x0B)
 982                  * fix them up here:
 983                  */
 984                 if (ah->ah_version == AR5K_AR5211) {
 985                         for (i = 0; i < 4; i++) {
 986                                 sband->bitrates[i].hw_value =
 987                                         sband->bitrates[i].hw_value & 0xF;
 988                                 sband->bitrates[i].hw_value_short =
 989                                         sband->bitrates[i].hw_value_short & 0xF;
 990                         }
 991                 }
 992
 993                 sband->channels = sc->channels;
 994                 sband->n_channels = ath5k_copy_channels(ah, sband->channels,
 995                                         AR5K_MODE_11B, max_c);
 996
 997                 hw->wiphy->bands[IEEE80211_BAND_2GHZ] = sband;
 998                 count_c = sband->n_channels;
 999                 max_c -= count_c;
1000         }
1001         ath5k_setup_rate_idx(sc, sband);
1002
1003         /* 5GHz band, A mode */
1004         if (test_bit(AR5K_MODE_11A, sc->ah->ah_capabilities.cap_mode)) {
1005                 sband = &sc->sbands[IEEE80211_BAND_5GHZ];
1006                 sband->band = IEEE80211_BAND_5GHZ;
1007                 sband->bitrates = &sc->rates[IEEE80211_BAND_5GHZ][0];
1008
1009                 memcpy(sband->bitrates, &ath5k_rates[4],
1010                        sizeof(struct ieee80211_rate) * 8);
1011                 sband->n_bitrates = 8;
1012
1013                 sband->channels = &sc->channels[count_c];
1014                 sband->n_channels = ath5k_copy_channels(ah, sband->channels,
1015                                         AR5K_MODE_11A, max_c);
1016
1017                 hw->wiphy->bands[IEEE80211_BAND_5GHZ] = sband;
1018         }
1019         ath5k_setup_rate_idx(sc, sband);
1020
1021         ath5k_debug_dump_bands(sc);
1022
1023         return 0;
1024 }
1025
1026 /*
1027  * Set/change channels.  If the channel is really being changed,
1028  * it's done by reseting the chip.  To accomplish this we must
1029  * first cleanup any pending DMA, then restart stuff after a la
1030  * ath5k_init.
1031  *
1032  * Called with sc->lock.
1033  */
1034 static int
1035 ath5k_chan_set(struct ath5k_softc *sc, struct ieee80211_channel *chan)
1036 {
1037         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "(%u MHz) -> (%u MHz)\n",
1038                 sc->curchan->center_freq, chan->center_freq);
1039
1040         if (chan->center_freq != sc->curchan->center_freq ||
1041                 chan->hw_value != sc->curchan->hw_value) {
1042
1043                 sc->curchan = chan;
1044                 sc->curband = &sc->sbands[chan->band];
1045
1046                 /*
1047                  * To switch channels clear any pending DMA operations;
1048                  * wait long enough for the RX fifo to drain, reset the
1049                  * hardware at the new frequency, and then re-enable
1050                  * the relevant bits of the h/w.
1051                  */
1052                 return ath5k_reset(sc, true, true);
1053         }
1054
1055         return 0;
1056 }
1057
1058 static void
1059 ath5k_setcurmode(struct ath5k_softc *sc, unsigned int mode)
1060 {
1061         sc->curmode = mode;
1062
1063         if (mode == AR5K_MODE_11A) {
1064                 sc->curband = &sc->sbands[IEEE80211_BAND_5GHZ];
1065         } else {
1066                 sc->curband = &sc->sbands[IEEE80211_BAND_2GHZ];
1067         }
1068 }
1069
1070 static void
1071 ath5k_mode_setup(struct ath5k_softc *sc)
1072 {
1073         struct ath5k_hw *ah = sc->ah;
1074         u32 rfilt;
1075
1076         /* configure rx filter */
1077         rfilt = sc->filter_flags;
1078         ath5k_hw_set_rx_filter(ah, rfilt);
1079
1080         if (ath5k_hw_hasbssidmask(ah))
1081                 ath5k_hw_set_bssid_mask(ah, sc->bssidmask);
1082
1083         /* configure operational mode */
1084         ath5k_hw_set_opmode(ah);
1085
1086         ath5k_hw_set_mcast_filter(ah, 0, 0);
1087         ATH5K_DBG(sc, ATH5K_DEBUG_MODE, "RX filter 0x%x\n", rfilt);
1088 }
1089
1090 static inline int
1091 ath5k_hw_to_driver_rix(struct ath5k_softc *sc, int hw_rix)
1092 {
1093         WARN_ON(hw_rix < 0 || hw_rix > AR5K_MAX_RATES);
1094         return sc->rate_idx[sc->curband->band][hw_rix];
1095 }
1096
1097 /***************\
1098 * Buffers setup *
1099 \***************/
1100
1101 static
1102 struct sk_buff *ath5k_rx_skb_alloc(struct ath5k_softc *sc, dma_addr_t *skb_addr)
1103 {
1104         struct sk_buff *skb;
1105         unsigned int off;
1106
1107         /*
1108          * Allocate buffer with headroom_needed space for the
1109          * fake physical layer header at the start.
1110          */
1111         skb = dev_alloc_skb(sc->rxbufsize + sc->cachelsz - 1);
1112
1113         if (!skb) {
1114                 ATH5K_ERR(sc, "can't alloc skbuff of size %u\n",
1115                                 sc->rxbufsize + sc->cachelsz - 1);
1116                 return NULL;
1117         }
1118         /*
1119          * Cache-line-align.  This is important (for the
1120          * 5210 at least) as not doing so causes bogus data
1121          * in rx'd frames.
1122          */
1123         off = ((unsigned long)skb->data) % sc->cachelsz;
1124         if (off != 0)
1125                 skb_reserve(skb, sc->cachelsz - off);
1126
1127         *skb_addr = pci_map_single(sc->pdev,
1128                 skb->data, sc->rxbufsize, PCI_DMA_FROMDEVICE);
1129         if (unlikely(pci_dma_mapping_error(sc->pdev, *skb_addr))) {
1130                 ATH5K_ERR(sc, "%s: DMA mapping failed\n", __func__);
1131                 dev_kfree_skb(skb);
1132                 return NULL;
1133         }
1134         return skb;
1135 }
1136
1137 static int
1138 ath5k_rxbuf_setup(struct ath5k_softc *sc, struct ath5k_buf *bf)
1139 {
1140         struct ath5k_hw *ah = sc->ah;
1141         struct sk_buff *skb = bf->skb;
1142         struct ath5k_desc *ds;
1143
1144         if (!skb) {
1145                 skb = ath5k_rx_skb_alloc(sc, &bf->skbaddr);
1146                 if (!skb)
1147                         return -ENOMEM;
1148                 bf->skb = skb;
1149         }
1150
1151         /*
1152          * Setup descriptors.  For receive we always terminate
1153          * the descriptor list with a self-linked entry so we'll
1154          * not get overrun under high load (as can happen with a
1155          * 5212 when ANI processing enables PHY error frames).
1156          *
1157          * To insure the last descriptor is self-linked we create
1158          * each descriptor as self-linked and add it to the end.  As
1159          * each additional descriptor is added the previous self-linked
1160          * entry is ``fixed'' naturally.  This should be safe even
1161          * if DMA is happening.  When processing RX interrupts we
1162          * never remove/process the last, self-linked, entry on the
1163          * descriptor list.  This insures the hardware always has
1164          * someplace to write a new frame.
1165          */
1166         ds = bf->desc;
1167         ds->ds_link = bf->daddr;        /* link to self */
1168         ds->ds_data = bf->skbaddr;
1169         ah->ah_setup_rx_desc(ah, ds,
1170                 skb_tailroom(skb),      /* buffer size */
1171                 0);
1172
1173         if (sc->rxlink != NULL)
1174                 *sc->rxlink = bf->daddr;
1175         sc->rxlink = &ds->ds_link;
1176         return 0;
1177 }
1178
1179 static int
1180 ath5k_txbuf_setup(struct ath5k_softc *sc, struct ath5k_buf *bf)
1181 {
1182         struct ath5k_hw *ah = sc->ah;
1183         struct ath5k_txq *txq = sc->txq;
1184         struct ath5k_desc *ds = bf->desc;
1185         struct sk_buff *skb = bf->skb;
1186         struct ieee80211_tx_info *info = IEEE80211_SKB_CB(skb);
1187         unsigned int pktlen, flags, keyidx = AR5K_TXKEYIX_INVALID;
1188         struct ieee80211_rate *rate;
1189         unsigned int mrr_rate[3], mrr_tries[3];
1190         int i, ret;
1191
1192         flags = AR5K_TXDESC_INTREQ | AR5K_TXDESC_CLRDMASK;
1193
1194         /* XXX endianness */
1195         bf->skbaddr = pci_map_single(sc->pdev, skb->data, skb->len,
1196                         PCI_DMA_TODEVICE);
1197
1198         if (info->flags & IEEE80211_TX_CTL_NO_ACK)
1199                 flags |= AR5K_TXDESC_NOACK;
1200
1201         pktlen = skb->len;
1202
1203         if (info->control.hw_key) {
1204                 keyidx = info->control.hw_key->hw_key_idx;
1205                 pktlen += info->control.hw_key->icv_len;
1206         }
1207         ret = ah->ah_setup_tx_desc(ah, ds, pktlen,
1208                 ieee80211_get_hdrlen_from_skb(skb), AR5K_PKT_TYPE_NORMAL,
1209                 (sc->power_level * 2),
1210                 ieee80211_get_tx_rate(sc->hw, info)->hw_value,
1211                 info->control.rates[0].count, keyidx, 0, flags, 0, 0);
1212         if (ret)
1213                 goto err_unmap;
1214
1215         memset(mrr_rate, 0, sizeof(mrr_rate));
1216         memset(mrr_tries, 0, sizeof(mrr_tries));
1217         for (i = 0; i < 3; i++) {
1218                 rate = ieee80211_get_alt_retry_rate(sc->hw, info, i);
1219                 if (!rate)
1220                         break;
1221
1222                 mrr_rate[i] = rate->hw_value;
1223                 mrr_tries[i] = info->control.rates[i + 1].count;
1224         }
1225
1226         ah->ah_setup_mrr_tx_desc(ah, ds,
1227                 mrr_rate[0], mrr_tries[0],
1228                 mrr_rate[1], mrr_tries[1],
1229                 mrr_rate[2], mrr_tries[2]);
1230
1231         ds->ds_link = 0;
1232         ds->ds_data = bf->skbaddr;
1233
1234         spin_lock_bh(&txq->lock);
1235         list_add_tail(&bf->list, &txq->q);
1236         sc->tx_stats[txq->qnum].len++;
1237         if (txq->link == NULL) /* is this first packet? */
1238                 ath5k_hw_set_txdp(ah, txq->qnum, bf->daddr);
1239         else /* no, so only link it */
1240                 *txq->link = bf->daddr;
1241
1242         txq->link = &ds->ds_link;
1243         ath5k_hw_start_tx_dma(ah, txq->qnum);
1244         mmiowb();
1245         spin_unlock_bh(&txq->lock);
1246
1247         return 0;
1248 err_unmap:
1249         pci_unmap_single(sc->pdev, bf->skbaddr, skb->len, PCI_DMA_TODEVICE);
1250         return ret;
1251 }
1252
1253 /*******************\
1254 * Descriptors setup *
1255 \*******************/
1256
1257 static int
1258 ath5k_desc_alloc(struct ath5k_softc *sc, struct pci_dev *pdev)
1259 {
1260         struct ath5k_desc *ds;
1261         struct ath5k_buf *bf;
1262         dma_addr_t da;
1263         unsigned int i;
1264         int ret;
1265
1266         /* allocate descriptors */
1267         sc->desc_len = sizeof(struct ath5k_desc) *
1268                         (ATH_TXBUF + ATH_RXBUF + ATH_BCBUF + 1);
1269         sc->desc = pci_alloc_consistent(pdev, sc->desc_len, &sc->desc_daddr);
1270         if (sc->desc == NULL) {
1271                 ATH5K_ERR(sc, "can't allocate descriptors\n");
1272                 ret = -ENOMEM;
1273                 goto err;
1274         }
1275         ds = sc->desc;
1276         da = sc->desc_daddr;
1277         ATH5K_DBG(sc, ATH5K_DEBUG_ANY, "DMA map: %p (%zu) -> %llx\n",
1278                 ds, sc->desc_len, (unsigned long long)sc->desc_daddr);
1279
1280         bf = kcalloc(1 + ATH_TXBUF + ATH_RXBUF + ATH_BCBUF,
1281                         sizeof(struct ath5k_buf), GFP_KERNEL);
1282         if (bf == NULL) {
1283                 ATH5K_ERR(sc, "can't allocate bufptr\n");
1284                 ret = -ENOMEM;
1285                 goto err_free;
1286         }
1287         sc->bufptr = bf;
1288
1289         INIT_LIST_HEAD(&sc->rxbuf);
1290         for (i = 0; i < ATH_RXBUF; i++, bf++, ds++, da += sizeof(*ds)) {
1291                 bf->desc = ds;
1292                 bf->daddr = da;
1293                 list_add_tail(&bf->list, &sc->rxbuf);
1294         }
1295
1296         INIT_LIST_HEAD(&sc->txbuf);
1297         sc->txbuf_len = ATH_TXBUF;
1298         for (i = 0; i < ATH_TXBUF; i++, bf++, ds++,
1299                         da += sizeof(*ds)) {
1300                 bf->desc = ds;
1301                 bf->daddr = da;
1302                 list_add_tail(&bf->list, &sc->txbuf);
1303         }
1304
1305         /* beacon buffer */
1306         bf->desc = ds;
1307         bf->daddr = da;
1308         sc->bbuf = bf;
1309
1310         return 0;
1311 err_free:
1312         pci_free_consistent(pdev, sc->desc_len, sc->desc, sc->desc_daddr);
1313 err:
1314         sc->desc = NULL;
1315         return ret;
1316 }
1317
1318 static void
1319 ath5k_desc_free(struct ath5k_softc *sc, struct pci_dev *pdev)
1320 {
1321         struct ath5k_buf *bf;
1322
1323         ath5k_txbuf_free(sc, sc->bbuf);
1324         list_for_each_entry(bf, &sc->txbuf, list)
1325                 ath5k_txbuf_free(sc, bf);
1326         list_for_each_entry(bf, &sc->rxbuf, list)
1327                 ath5k_txbuf_free(sc, bf);
1328
1329         /* Free memory associated with all descriptors */
1330         pci_free_consistent(pdev, sc->desc_len, sc->desc, sc->desc_daddr);
1331
1332         kfree(sc->bufptr);
1333         sc->bufptr = NULL;
1334 }
1335
1336
1337
1338
1339
1340 /**************\
1341 * Queues setup *
1342 \**************/
1343
1344 static struct ath5k_txq *
1345 ath5k_txq_setup(struct ath5k_softc *sc,
1346                 int qtype, int subtype)
1347 {
1348         struct ath5k_hw *ah = sc->ah;
1349         struct ath5k_txq *txq;
1350         struct ath5k_txq_info qi = {
1351                 .tqi_subtype = subtype,
1352                 .tqi_aifs = AR5K_TXQ_USEDEFAULT,
1353                 .tqi_cw_min = AR5K_TXQ_USEDEFAULT,
1354                 .tqi_cw_max = AR5K_TXQ_USEDEFAULT
1355         };
1356         int qnum;
1357
1358         /*
1359          * Enable interrupts only for EOL and DESC conditions.
1360          * We mark tx descriptors to receive a DESC interrupt
1361          * when a tx queue gets deep; otherwise waiting for the
1362          * EOL to reap descriptors.  Note that this is done to
1363          * reduce interrupt load and this only defers reaping
1364          * descriptors, never transmitting frames.  Aside from
1365          * reducing interrupts this also permits more concurrency.
1366          * The only potential downside is if the tx queue backs
1367          * up in which case the top half of the kernel may backup
1368          * due to a lack of tx descriptors.
1369          */
1370         qi.tqi_flags = AR5K_TXQ_FLAG_TXEOLINT_ENABLE |
1371                                 AR5K_TXQ_FLAG_TXDESCINT_ENABLE;
1372         qnum = ath5k_hw_setup_tx_queue(ah, qtype, &qi);
1373         if (qnum < 0) {
1374                 /*
1375                  * NB: don't print a message, this happens
1376                  * normally on parts with too few tx queues
1377                  */
1378                 return ERR_PTR(qnum);
1379         }
1380         if (qnum >= ARRAY_SIZE(sc->txqs)) {
1381                 ATH5K_ERR(sc, "hw qnum %u out of range, max %tu!\n",
1382                         qnum, ARRAY_SIZE(sc->txqs));
1383                 ath5k_hw_release_tx_queue(ah, qnum);
1384                 return ERR_PTR(-EINVAL);
1385         }
1386         txq = &sc->txqs[qnum];
1387         if (!txq->setup) {
1388                 txq->qnum = qnum;
1389                 txq->link = NULL;
1390                 INIT_LIST_HEAD(&txq->q);
1391                 spin_lock_init(&txq->lock);
1392                 txq->setup = true;
1393         }
1394         return &sc->txqs[qnum];
1395 }
1396
1397 static int
1398 ath5k_beaconq_setup(struct ath5k_hw *ah)
1399 {
1400         struct ath5k_txq_info qi = {
1401                 .tqi_aifs = AR5K_TXQ_USEDEFAULT,
1402                 .tqi_cw_min = AR5K_TXQ_USEDEFAULT,
1403                 .tqi_cw_max = AR5K_TXQ_USEDEFAULT,
1404                 /* NB: for dynamic turbo, don't enable any other interrupts */
1405                 .tqi_flags = AR5K_TXQ_FLAG_TXDESCINT_ENABLE
1406         };
1407
1408         return ath5k_hw_setup_tx_queue(ah, AR5K_TX_QUEUE_BEACON, &qi);
1409 }
1410
1411 static int
1412 ath5k_beaconq_config(struct ath5k_softc *sc)
1413 {
1414         struct ath5k_hw *ah = sc->ah;
1415         struct ath5k_txq_info qi;
1416         int ret;
1417
1418         ret = ath5k_hw_get_tx_queueprops(ah, sc->bhalq, &qi);
1419         if (ret)
1420                 return ret;
1421         if (sc->opmode == NL80211_IFTYPE_AP ||
1422                 sc->opmode == NL80211_IFTYPE_MESH_POINT) {
1423                 /*
1424                  * Always burst out beacon and CAB traffic
1425                  * (aifs = cwmin = cwmax = 0)
1426                  */
1427                 qi.tqi_aifs = 0;
1428                 qi.tqi_cw_min = 0;
1429                 qi.tqi_cw_max = 0;
1430         } else if (sc->opmode == NL80211_IFTYPE_ADHOC) {
1431                 /*
1432                  * Adhoc mode; backoff between 0 and (2 * cw_min).
1433                  */
1434                 qi.tqi_aifs = 0;
1435                 qi.tqi_cw_min = 0;
1436                 qi.tqi_cw_max = 2 * ah->ah_cw_min;
1437         }
1438
1439         ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
1440                 "beacon queueprops tqi_aifs:%d tqi_cw_min:%d tqi_cw_max:%d\n",
1441                 qi.tqi_aifs, qi.tqi_cw_min, qi.tqi_cw_max);
1442
1443         ret = ath5k_hw_set_tx_queueprops(ah, sc->bhalq, &qi);
1444         if (ret) {
1445                 ATH5K_ERR(sc, "%s: unable to update parameters for beacon "
1446                         "hardware queue!\n", __func__);
1447                 return ret;
1448         }
1449
1450         return ath5k_hw_reset_tx_queue(ah, sc->bhalq); /* push to h/w */;
1451 }
1452
1453 static void
1454 ath5k_txq_drainq(struct ath5k_softc *sc, struct ath5k_txq *txq)
1455 {
1456         struct ath5k_buf *bf, *bf0;
1457
1458         /*
1459          * NB: this assumes output has been stopped and
1460          *     we do not need to block ath5k_tx_tasklet
1461          */
1462         spin_lock_bh(&txq->lock);
1463         list_for_each_entry_safe(bf, bf0, &txq->q, list) {
1464                 ath5k_debug_printtxbuf(sc, bf);
1465
1466                 ath5k_txbuf_free(sc, bf);
1467
1468                 spin_lock_bh(&sc->txbuflock);
1469                 sc->tx_stats[txq->qnum].len--;
1470                 list_move_tail(&bf->list, &sc->txbuf);
1471                 sc->txbuf_len++;
1472                 spin_unlock_bh(&sc->txbuflock);
1473         }
1474         txq->link = NULL;
1475         spin_unlock_bh(&txq->lock);
1476 }
1477
1478 /*
1479  * Drain the transmit queues and reclaim resources.
1480  */
1481 static void
1482 ath5k_txq_cleanup(struct ath5k_softc *sc)
1483 {
1484         struct ath5k_hw *ah = sc->ah;
1485         unsigned int i;
1486
1487         /* XXX return value */
1488         if (likely(!test_bit(ATH_STAT_INVALID, sc->status))) {
1489                 /* don't touch the hardware if marked invalid */
1490                 ath5k_hw_stop_tx_dma(ah, sc->bhalq);
1491                 ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "beacon queue %x\n",
1492                         ath5k_hw_get_txdp(ah, sc->bhalq));
1493                 for (i = 0; i < ARRAY_SIZE(sc->txqs); i++)
1494                         if (sc->txqs[i].setup) {
1495                                 ath5k_hw_stop_tx_dma(ah, sc->txqs[i].qnum);
1496                                 ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "txq [%u] %x, "
1497                                         "link %p\n",
1498                                         sc->txqs[i].qnum,
1499                                         ath5k_hw_get_txdp(ah,
1500                                                         sc->txqs[i].qnum),
1501                                         sc->txqs[i].link);
1502                         }
1503         }
1504         ieee80211_wake_queues(sc->hw); /* XXX move to callers */
1505
1506         for (i = 0; i < ARRAY_SIZE(sc->txqs); i++)
1507                 if (sc->txqs[i].setup)
1508                         ath5k_txq_drainq(sc, &sc->txqs[i]);
1509 }
1510
1511 static void
1512 ath5k_txq_release(struct ath5k_softc *sc)
1513 {
1514         struct ath5k_txq *txq = sc->txqs;
1515         unsigned int i;
1516
1517         for (i = 0; i < ARRAY_SIZE(sc->txqs); i++, txq++)
1518                 if (txq->setup) {
1519                         ath5k_hw_release_tx_queue(sc->ah, txq->qnum);
1520                         txq->setup = false;
1521                 }
1522 }
1523
1524
1525
1526
1527 /*************\
1528 * RX Handling *
1529 \*************/
1530
1531 /*
1532  * Enable the receive h/w following a reset.
1533  */
1534 static int
1535 ath5k_rx_start(struct ath5k_softc *sc)
1536 {
1537         struct ath5k_hw *ah = sc->ah;
1538         struct ath5k_buf *bf;
1539         int ret;
1540
1541         sc->rxbufsize = roundup(IEEE80211_MAX_LEN, sc->cachelsz);
1542
1543         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "cachelsz %u rxbufsize %u\n",
1544                 sc->cachelsz, sc->rxbufsize);
1545
1546         sc->rxlink = NULL;
1547
1548         spin_lock_bh(&sc->rxbuflock);
1549         list_for_each_entry(bf, &sc->rxbuf, list) {
1550                 ret = ath5k_rxbuf_setup(sc, bf);
1551                 if (ret != 0) {
1552                         spin_unlock_bh(&sc->rxbuflock);
1553                         goto err;
1554                 }
1555         }
1556         bf = list_first_entry(&sc->rxbuf, struct ath5k_buf, list);
1557         spin_unlock_bh(&sc->rxbuflock);
1558
1559         ath5k_hw_set_rxdp(ah, bf->daddr);
1560         ath5k_hw_start_rx_dma(ah);      /* enable recv descriptors */
1561         ath5k_mode_setup(sc);           /* set filters, etc. */
1562         ath5k_hw_start_rx_pcu(ah);      /* re-enable PCU/DMA engine */
1563
1564         return 0;
1565 err:
1566         return ret;
1567 }
1568
1569 /*
1570  * Disable the receive h/w in preparation for a reset.
1571  */
1572 static void
1573 ath5k_rx_stop(struct ath5k_softc *sc)
1574 {
1575         struct ath5k_hw *ah = sc->ah;
1576
1577         ath5k_hw_stop_rx_pcu(ah);       /* disable PCU */
1578         ath5k_hw_set_rx_filter(ah, 0);  /* clear recv filter */
1579         ath5k_hw_stop_rx_dma(ah);       /* disable DMA engine */
1580
1581         ath5k_debug_printrxbuffs(sc, ah);
1582
1583         sc->rxlink = NULL;              /* just in case */
1584 }
1585
1586 static unsigned int
1587 ath5k_rx_decrypted(struct ath5k_softc *sc, struct ath5k_desc *ds,
1588                 struct sk_buff *skb, struct ath5k_rx_status *rs)
1589 {
1590         struct ieee80211_hdr *hdr = (void *)skb->data;
1591         unsigned int keyix, hlen;
1592
1593         if (!(rs->rs_status & AR5K_RXERR_DECRYPT) &&
1594                         rs->rs_keyix != AR5K_RXKEYIX_INVALID)
1595                 return RX_FLAG_DECRYPTED;
1596
1597         /* Apparently when a default key is used to decrypt the packet
1598            the hw does not set the index used to decrypt.  In such cases
1599            get the index from the packet. */
1600         hlen = ieee80211_hdrlen(hdr->frame_control);
1601         if (ieee80211_has_protected(hdr->frame_control) &&
1602             !(rs->rs_status & AR5K_RXERR_DECRYPT) &&
1603             skb->len >= hlen + 4) {
1604                 keyix = skb->data[hlen + 3] >> 6;
1605
1606                 if (test_bit(keyix, sc->keymap))
1607                         return RX_FLAG_DECRYPTED;
1608         }
1609
1610         return 0;
1611 }
1612
1613
1614 static void
1615 ath5k_check_ibss_tsf(struct ath5k_softc *sc, struct sk_buff *skb,
1616                      struct ieee80211_rx_status *rxs)
1617 {
1618         u64 tsf, bc_tstamp;
1619         u32 hw_tu;
1620         struct ieee80211_mgmt *mgmt = (struct ieee80211_mgmt *)skb->data;
1621
1622         if (ieee80211_is_beacon(mgmt->frame_control) &&
1623             le16_to_cpu(mgmt->u.beacon.capab_info) & WLAN_CAPABILITY_IBSS &&
1624             memcmp(mgmt->bssid, sc->ah->ah_bssid, ETH_ALEN) == 0) {
1625                 /*
1626                  * Received an IBSS beacon with the same BSSID. Hardware *must*
1627                  * have updated the local TSF. We have to work around various
1628                  * hardware bugs, though...
1629                  */
1630                 tsf = ath5k_hw_get_tsf64(sc->ah);
1631                 bc_tstamp = le64_to_cpu(mgmt->u.beacon.timestamp);
1632                 hw_tu = TSF_TO_TU(tsf);
1633
1634                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
1635                         "beacon %llx mactime %llx (diff %lld) tsf now %llx\n",
1636                         (unsigned long long)bc_tstamp,
1637                         (unsigned long long)rxs->mactime,
1638                         (unsigned long long)(rxs->mactime - bc_tstamp),
1639                         (unsigned long long)tsf);
1640
1641                 /*
1642                  * Sometimes the HW will give us a wrong tstamp in the rx
1643                  * status, causing the timestamp extension to go wrong.
1644                  * (This seems to happen especially with beacon frames bigger
1645                  * than 78 byte (incl. FCS))
1646                  * But we know that the receive timestamp must be later than the
1647                  * timestamp of the beacon since HW must have synced to that.
1648                  *
1649                  * NOTE: here we assume mactime to be after the frame was
1650                  * received, not like mac80211 which defines it at the start.
1651                  */
1652                 if (bc_tstamp > rxs->mactime) {
1653                         ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
1654                                 "fixing mactime from %llx to %llx\n",
1655                                 (unsigned long long)rxs->mactime,
1656                                 (unsigned long long)tsf);
1657                         rxs->mactime = tsf;
1658                 }
1659
1660                 /*
1661                  * Local TSF might have moved higher than our beacon timers,
1662                  * in that case we have to update them to continue sending
1663                  * beacons. This also takes care of synchronizing beacon sending
1664                  * times with other stations.
1665                  */
1666                 if (hw_tu >= sc->nexttbtt)
1667                         ath5k_beacon_update_timers(sc, bc_tstamp);
1668         }
1669 }
1670
1671
1672 static void
1673 ath5k_tasklet_rx(unsigned long data)
1674 {
1675         struct ieee80211_rx_status rxs = {};
1676         struct ath5k_rx_status rs = {};
1677         struct sk_buff *skb, *next_skb;
1678         dma_addr_t next_skb_addr;
1679         struct ath5k_softc *sc = (void *)data;
1680         struct ath5k_buf *bf, *bf_last;
1681         struct ath5k_desc *ds;
1682         int ret;
1683         int hdrlen;
1684         int padsize;
1685
1686         spin_lock(&sc->rxbuflock);
1687         if (list_empty(&sc->rxbuf)) {
1688                 ATH5K_WARN(sc, "empty rx buf pool\n");
1689                 goto unlock;
1690         }
1691         bf_last = list_entry(sc->rxbuf.prev, struct ath5k_buf, list);
1692         do {
1693                 rxs.flag = 0;
1694
1695                 bf = list_first_entry(&sc->rxbuf, struct ath5k_buf, list);
1696                 BUG_ON(bf->skb == NULL);
1697                 skb = bf->skb;
1698                 ds = bf->desc;
1699
1700                 /*
1701                  * last buffer must not be freed to ensure proper hardware
1702                  * function. When the hardware finishes also a packet next to
1703                  * it, we are sure, it doesn't use it anymore and we can go on.
1704                  */
1705                 if (bf_last == bf)
1706                         bf->flags |= 1;
1707                 if (bf->flags) {
1708                         struct ath5k_buf *bf_next = list_entry(bf->list.next,
1709                                         struct ath5k_buf, list);
1710                         ret = sc->ah->ah_proc_rx_desc(sc->ah, bf_next->desc,
1711                                         &rs);
1712                         if (ret)
1713                                 break;
1714                         bf->flags &= ~1;
1715                         /* skip the overwritten one (even status is martian) */
1716                         goto next;
1717                 }
1718
1719                 ret = sc->ah->ah_proc_rx_desc(sc->ah, ds, &rs);
1720                 if (unlikely(ret == -EINPROGRESS))
1721                         break;
1722                 else if (unlikely(ret)) {
1723                         ATH5K_ERR(sc, "error in processing rx descriptor\n");
1724                         spin_unlock(&sc->rxbuflock);
1725                         return;
1726                 }
1727
1728                 if (unlikely(rs.rs_more)) {
1729                         ATH5K_WARN(sc, "unsupported jumbo\n");
1730                         goto next;
1731                 }
1732
1733                 if (unlikely(rs.rs_status)) {
1734                         if (rs.rs_status & AR5K_RXERR_PHY)
1735                                 goto next;
1736                         if (rs.rs_status & AR5K_RXERR_DECRYPT) {
1737                                 /*
1738                                  * Decrypt error.  If the error occurred
1739                                  * because there was no hardware key, then
1740                                  * let the frame through so the upper layers
1741                                  * can process it.  This is necessary for 5210
1742                                  * parts which have no way to setup a ``clear''
1743                                  * key cache entry.
1744                                  *
1745                                  * XXX do key cache faulting
1746                                  */
1747                                 if (rs.rs_keyix == AR5K_RXKEYIX_INVALID &&
1748                                     !(rs.rs_status & AR5K_RXERR_CRC))
1749                                         goto accept;
1750                         }
1751                         if (rs.rs_status & AR5K_RXERR_MIC) {
1752                                 rxs.flag |= RX_FLAG_MMIC_ERROR;
1753                                 goto accept;
1754                         }
1755
1756                         /* let crypto-error packets fall through in MNTR */
1757                         if ((rs.rs_status &
1758                                 ~(AR5K_RXERR_DECRYPT|AR5K_RXERR_MIC)) ||
1759                                         sc->opmode != NL80211_IFTYPE_MONITOR)
1760                                 goto next;
1761                 }
1762 accept:
1763                 next_skb = ath5k_rx_skb_alloc(sc, &next_skb_addr);
1764
1765                 /*
1766                  * If we can't replace bf->skb with a new skb under memory
1767                  * pressure, just skip this packet
1768                  */
1769                 if (!next_skb)
1770                         goto next;
1771
1772                 pci_unmap_single(sc->pdev, bf->skbaddr, sc->rxbufsize,
1773                                 PCI_DMA_FROMDEVICE);
1774                 skb_put(skb, rs.rs_datalen);
1775
1776                 /* The MAC header is padded to have 32-bit boundary if the
1777                  * packet payload is non-zero. The general calculation for
1778                  * padsize would take into account odd header lengths:
1779                  * padsize = (4 - hdrlen % 4) % 4; However, since only
1780                  * even-length headers are used, padding can only be 0 or 2
1781                  * bytes and we can optimize this a bit. In addition, we must
1782                  * not try to remove padding from short control frames that do
1783                  * not have payload. */
1784                 hdrlen = ieee80211_get_hdrlen_from_skb(skb);
1785                 padsize = ath5k_pad_size(hdrlen);
1786                 if (padsize) {
1787                         memmove(skb->data + padsize, skb->data, hdrlen);
1788                         skb_pull(skb, padsize);
1789                 }
1790
1791                 /*
1792                  * always extend the mac timestamp, since this information is
1793                  * also needed for proper IBSS merging.
1794                  *
1795                  * XXX: it might be too late to do it here, since rs_tstamp is
1796                  * 15bit only. that means TSF extension has to be done within
1797                  * 32768usec (about 32ms). it might be necessary to move this to
1798                  * the interrupt handler, like it is done in madwifi.
1799                  *
1800                  * Unfortunately we don't know when the hardware takes the rx
1801                  * timestamp (beginning of phy frame, data frame, end of rx?).
1802                  * The only thing we know is that it is hardware specific...
1803                  * On AR5213 it seems the rx timestamp is at the end of the
1804                  * frame, but i'm not sure.
1805                  *
1806                  * NOTE: mac80211 defines mactime at the beginning of the first
1807                  * data symbol. Since we don't have any time references it's
1808                  * impossible to comply to that. This affects IBSS merge only
1809                  * right now, so it's not too bad...
1810                  */
1811                 rxs.mactime = ath5k_extend_tsf(sc->ah, rs.rs_tstamp);
1812                 rxs.flag |= RX_FLAG_TSFT;
1813
1814                 rxs.freq = sc->curchan->center_freq;
1815                 rxs.band = sc->curband->band;
1816
1817                 rxs.noise = sc->ah->ah_noise_floor;
1818                 rxs.signal = rxs.noise + rs.rs_rssi;
1819
1820                 /* An rssi of 35 indicates you should be able use
1821                  * 54 Mbps reliably. A more elaborate scheme can be used
1822                  * here but it requires a map of SNR/throughput for each
1823                  * possible mode used */
1824                 rxs.qual = rs.rs_rssi * 100 / 35;
1825
1826                 /* rssi can be more than 35 though, anything above that
1827                  * should be considered at 100% */
1828                 if (rxs.qual > 100)
1829                         rxs.qual = 100;
1830
1831                 rxs.antenna = rs.rs_antenna;
1832                 rxs.rate_idx = ath5k_hw_to_driver_rix(sc, rs.rs_rate);
1833                 rxs.flag |= ath5k_rx_decrypted(sc, ds, skb, &rs);
1834
1835                 if (rxs.rate_idx >= 0 && rs.rs_rate ==
1836                     sc->curband->bitrates[rxs.rate_idx].hw_value_short)
1837                         rxs.flag |= RX_FLAG_SHORTPRE;
1838
1839                 ath5k_debug_dump_skb(sc, skb, "RX  ", 0);
1840
1841                 /* check beacons in IBSS mode */
1842                 if (sc->opmode == NL80211_IFTYPE_ADHOC)
1843                         ath5k_check_ibss_tsf(sc, skb, &rxs);
1844
1845                 __ieee80211_rx(sc->hw, skb, &rxs);
1846
1847                 bf->skb = next_skb;
1848                 bf->skbaddr = next_skb_addr;
1849 next:
1850                 list_move_tail(&bf->list, &sc->rxbuf);
1851         } while (ath5k_rxbuf_setup(sc, bf) == 0);
1852 unlock:
1853         spin_unlock(&sc->rxbuflock);
1854 }
1855
1856
1857
1858
1859 /*************\
1860 * TX Handling *
1861 \*************/
1862
1863 static void
1864 ath5k_tx_processq(struct ath5k_softc *sc, struct ath5k_txq *txq)
1865 {
1866         struct ath5k_tx_status ts = {};
1867         struct ath5k_buf *bf, *bf0;
1868         struct ath5k_desc *ds;
1869         struct sk_buff *skb;
1870         struct ieee80211_tx_info *info;
1871         int i, ret;
1872
1873         spin_lock(&txq->lock);
1874         list_for_each_entry_safe(bf, bf0, &txq->q, list) {
1875                 ds = bf->desc;
1876
1877                 ret = sc->ah->ah_proc_tx_desc(sc->ah, ds, &ts);
1878                 if (unlikely(ret == -EINPROGRESS))
1879                         break;
1880                 else if (unlikely(ret)) {
1881                         ATH5K_ERR(sc, "error %d while processing queue %u\n",
1882                                 ret, txq->qnum);
1883                         break;
1884                 }
1885
1886                 skb = bf->skb;
1887                 info = IEEE80211_SKB_CB(skb);
1888                 bf->skb = NULL;
1889
1890                 pci_unmap_single(sc->pdev, bf->skbaddr, skb->len,
1891                                 PCI_DMA_TODEVICE);
1892
1893                 ieee80211_tx_info_clear_status(info);
1894                 for (i = 0; i < 4; i++) {
1895                         struct ieee80211_tx_rate *r =
1896                                 &info->status.rates[i];
1897
1898                         if (ts.ts_rate[i]) {
1899                                 r->idx = ath5k_hw_to_driver_rix(sc, ts.ts_rate[i]);
1900                                 r->count = ts.ts_retry[i];
1901                         } else {
1902                                 r->idx = -1;
1903                                 r->count = 0;
1904                         }
1905                 }
1906
1907                 /* count the successful attempt as well */
1908                 info->status.rates[ts.ts_final_idx].count++;
1909
1910                 if (unlikely(ts.ts_status)) {
1911                         sc->ll_stats.dot11ACKFailureCount++;
1912                         if (ts.ts_status & AR5K_TXERR_FILT)
1913                                 info->flags |= IEEE80211_TX_STAT_TX_FILTERED;
1914                 } else {
1915                         info->flags |= IEEE80211_TX_STAT_ACK;
1916                         info->status.ack_signal = ts.ts_rssi;
1917                 }
1918
1919                 ieee80211_tx_status(sc->hw, skb);
1920                 sc->tx_stats[txq->qnum].count++;
1921
1922                 spin_lock(&sc->txbuflock);
1923                 sc->tx_stats[txq->qnum].len--;
1924                 list_move_tail(&bf->list, &sc->txbuf);
1925                 sc->txbuf_len++;
1926                 spin_unlock(&sc->txbuflock);
1927         }
1928         if (likely(list_empty(&txq->q)))
1929                 txq->link = NULL;
1930         spin_unlock(&txq->lock);
1931         if (sc->txbuf_len > ATH_TXBUF / 5)
1932                 ieee80211_wake_queues(sc->hw);
1933 }
1934
1935 static void
1936 ath5k_tasklet_tx(unsigned long data)
1937 {
1938         struct ath5k_softc *sc = (void *)data;
1939
1940         ath5k_tx_processq(sc, sc->txq);
1941 }
1942
1943
1944 /*****************\
1945 * Beacon handling *
1946 \*****************/
1947
1948 /*
1949  * Setup the beacon frame for transmit.
1950  */
1951 static int
1952 ath5k_beacon_setup(struct ath5k_softc *sc, struct ath5k_buf *bf)
1953 {
1954         struct sk_buff *skb = bf->skb;
1955         struct  ieee80211_tx_info *info = IEEE80211_SKB_CB(skb);
1956         struct ath5k_hw *ah = sc->ah;
1957         struct ath5k_desc *ds;
1958         int ret, antenna = 0;
1959         u32 flags;
1960
1961         bf->skbaddr = pci_map_single(sc->pdev, skb->data, skb->len,
1962                         PCI_DMA_TODEVICE);
1963         ATH5K_DBG(sc, ATH5K_DEBUG_BEACON, "skb %p [data %p len %u] "
1964                         "skbaddr %llx\n", skb, skb->data, skb->len,
1965                         (unsigned long long)bf->skbaddr);
1966         if (pci_dma_mapping_error(sc->pdev, bf->skbaddr)) {
1967                 ATH5K_ERR(sc, "beacon DMA mapping failed\n");
1968                 return -EIO;
1969         }
1970
1971         ds = bf->desc;
1972
1973         flags = AR5K_TXDESC_NOACK;
1974         if (sc->opmode == NL80211_IFTYPE_ADHOC && ath5k_hw_hasveol(ah)) {
1975                 ds->ds_link = bf->daddr;        /* self-linked */
1976                 flags |= AR5K_TXDESC_VEOL;
1977                 /*
1978                  * Let hardware handle antenna switching if txantenna is not set
1979                  */
1980         } else {
1981                 ds->ds_link = 0;
1982                 /*
1983                  * Switch antenna every 4 beacons if txantenna is not set
1984                  * XXX assumes two antennas
1985                  */
1986                 if (antenna == 0)
1987                         antenna = sc->bsent & 4 ? 2 : 1;
1988         }
1989
1990         ds->ds_data = bf->skbaddr;
1991         ret = ah->ah_setup_tx_desc(ah, ds, skb->len,
1992                         ieee80211_get_hdrlen_from_skb(skb),
1993                         AR5K_PKT_TYPE_BEACON, (sc->power_level * 2),
1994                         ieee80211_get_tx_rate(sc->hw, info)->hw_value,
1995                         1, AR5K_TXKEYIX_INVALID,
1996                         antenna, flags, 0, 0);
1997         if (ret)
1998                 goto err_unmap;
1999
2000         return 0;
2001 err_unmap:
2002         pci_unmap_single(sc->pdev, bf->skbaddr, skb->len, PCI_DMA_TODEVICE);
2003         return ret;
2004 }
2005
2006 /*
2007  * Transmit a beacon frame at SWBA.  Dynamic updates to the
2008  * frame contents are done as needed and the slot time is
2009  * also adjusted based on current state.
2010  *
2011  * this is usually called from interrupt context (ath5k_intr())
2012  * but also from ath5k_beacon_config() in IBSS mode which in turn
2013  * can be called from a tasklet and user context
2014  */
2015 static void
2016 ath5k_beacon_send(struct ath5k_softc *sc)
2017 {
2018         struct ath5k_buf *bf = sc->bbuf;
2019         struct ath5k_hw *ah = sc->ah;
2020
2021         ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON, "in beacon_send\n");
2022
2023         if (unlikely(bf->skb == NULL || sc->opmode == NL80211_IFTYPE_STATION ||
2024                         sc->opmode == NL80211_IFTYPE_MONITOR)) {
2025                 ATH5K_WARN(sc, "bf=%p bf_skb=%p\n", bf, bf ? bf->skb : NULL);
2026                 return;
2027         }
2028         /*
2029          * Check if the previous beacon has gone out.  If
2030          * not don't don't try to post another, skip this
2031          * period and wait for the next.  Missed beacons
2032          * indicate a problem and should not occur.  If we
2033          * miss too many consecutive beacons reset the device.
2034          */
2035         if (unlikely(ath5k_hw_num_tx_pending(ah, sc->bhalq) != 0)) {
2036                 sc->bmisscount++;
2037                 ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
2038                         "missed %u consecutive beacons\n", sc->bmisscount);
2039                 if (sc->bmisscount > 3) {               /* NB: 3 is a guess */
2040                         ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
2041                                 "stuck beacon time (%u missed)\n",
2042                                 sc->bmisscount);
2043                         tasklet_schedule(&sc->restq);
2044                 }
2045                 return;
2046         }
2047         if (unlikely(sc->bmisscount != 0)) {
2048                 ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
2049                         "resume beacon xmit after %u misses\n",
2050                         sc->bmisscount);
2051                 sc->bmisscount = 0;
2052         }
2053
2054         /*
2055          * Stop any current dma and put the new frame on the queue.
2056          * This should never fail since we check above that no frames
2057          * are still pending on the queue.
2058          */
2059         if (unlikely(ath5k_hw_stop_tx_dma(ah, sc->bhalq))) {
2060                 ATH5K_WARN(sc, "beacon queue %u didn't stop?\n", sc->bhalq);
2061                 /* NB: hw still stops DMA, so proceed */
2062         }
2063
2064         ath5k_hw_set_txdp(ah, sc->bhalq, bf->daddr);
2065         ath5k_hw_start_tx_dma(ah, sc->bhalq);
2066         ATH5K_DBG(sc, ATH5K_DEBUG_BEACON, "TXDP[%u] = %llx (%p)\n",
2067                 sc->bhalq, (unsigned long long)bf->daddr, bf->desc);
2068
2069         sc->bsent++;
2070 }
2071
2072
2073 /**
2074  * ath5k_beacon_update_timers - update beacon timers
2075  *
2076  * @sc: struct ath5k_softc pointer we are operating on
2077  * @bc_tsf: the timestamp of the beacon. 0 to reset the TSF. -1 to perform a
2078  *          beacon timer update based on the current HW TSF.
2079  *
2080  * Calculate the next target beacon transmit time (TBTT) based on the timestamp
2081  * of a received beacon or the current local hardware TSF and write it to the
2082  * beacon timer registers.
2083  *
2084  * This is called in a variety of situations, e.g. when a beacon is received,
2085  * when a TSF update has been detected, but also when an new IBSS is created or
2086  * when we otherwise know we have to update the timers, but we keep it in this
2087  * function to have it all together in one place.
2088  */
2089 static void
2090 ath5k_beacon_update_timers(struct ath5k_softc *sc, u64 bc_tsf)
2091 {
2092         struct ath5k_hw *ah = sc->ah;
2093         u32 nexttbtt, intval, hw_tu, bc_tu;
2094         u64 hw_tsf;
2095
2096         intval = sc->bintval & AR5K_BEACON_PERIOD;
2097         if (WARN_ON(!intval))
2098                 return;
2099
2100         /* beacon TSF converted to TU */
2101         bc_tu = TSF_TO_TU(bc_tsf);
2102
2103         /* current TSF converted to TU */
2104         hw_tsf = ath5k_hw_get_tsf64(ah);
2105         hw_tu = TSF_TO_TU(hw_tsf);
2106
2107 #define FUDGE 3
2108         /* we use FUDGE to make sure the next TBTT is ahead of the current TU */
2109         if (bc_tsf == -1) {
2110                 /*
2111                  * no beacons received, called internally.
2112                  * just need to refresh timers based on HW TSF.
2113                  */
2114                 nexttbtt = roundup(hw_tu + FUDGE, intval);
2115         } else if (bc_tsf == 0) {
2116                 /*
2117                  * no beacon received, probably called by ath5k_reset_tsf().
2118                  * reset TSF to start with 0.
2119                  */
2120                 nexttbtt = intval;
2121                 intval |= AR5K_BEACON_RESET_TSF;
2122         } else if (bc_tsf > hw_tsf) {
2123                 /*
2124                  * beacon received, SW merge happend but HW TSF not yet updated.
2125                  * not possible to reconfigure timers yet, but next time we
2126                  * receive a beacon with the same BSSID, the hardware will
2127                  * automatically update the TSF and then we need to reconfigure
2128                  * the timers.
2129                  */
2130                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2131                         "need to wait for HW TSF sync\n");
2132                 return;
2133         } else {
2134                 /*
2135                  * most important case for beacon synchronization between STA.
2136                  *
2137                  * beacon received and HW TSF has been already updated by HW.
2138                  * update next TBTT based on the TSF of the beacon, but make
2139                  * sure it is ahead of our local TSF timer.
2140                  */
2141                 nexttbtt = bc_tu + roundup(hw_tu + FUDGE - bc_tu, intval);
2142         }
2143 #undef FUDGE
2144
2145         sc->nexttbtt = nexttbtt;
2146
2147         intval |= AR5K_BEACON_ENA;
2148         ath5k_hw_init_beacon(ah, nexttbtt, intval);
2149
2150         /*
2151          * debugging output last in order to preserve the time critical aspect
2152          * of this function
2153          */
2154         if (bc_tsf == -1)
2155                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2156                         "reconfigured timers based on HW TSF\n");
2157         else if (bc_tsf == 0)
2158                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2159                         "reset HW TSF and timers\n");
2160         else
2161                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2162                         "updated timers based on beacon TSF\n");
2163
2164         ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2165                           "bc_tsf %llx hw_tsf %llx bc_tu %u hw_tu %u nexttbtt %u\n",
2166                           (unsigned long long) bc_tsf,
2167                           (unsigned long long) hw_tsf, bc_tu, hw_tu, nexttbtt);
2168         ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON, "intval %u %s %s\n",
2169                 intval & AR5K_BEACON_PERIOD,
2170                 intval & AR5K_BEACON_ENA ? "AR5K_BEACON_ENA" : "",
2171                 intval & AR5K_BEACON_RESET_TSF ? "AR5K_BEACON_RESET_TSF" : "");
2172 }
2173
2174
2175 /**
2176  * ath5k_beacon_config - Configure the beacon queues and interrupts
2177  *
2178  * @sc: struct ath5k_softc pointer we are operating on
2179  *
2180  * When operating in station mode we want to receive a BMISS interrupt when we
2181  * stop seeing beacons from the AP we've associated with so we can look for
2182  * another AP to associate with.
2183  *
2184  * In IBSS mode we use a self-linked tx descriptor if possible. We enable SWBA
2185  * interrupts to detect TSF updates only.
2186  */
2187 static void
2188 ath5k_beacon_config(struct ath5k_softc *sc)
2189 {
2190         struct ath5k_hw *ah = sc->ah;
2191
2192         ath5k_hw_set_imr(ah, 0);
2193         sc->bmisscount = 0;
2194         sc->imask &= ~(AR5K_INT_BMISS | AR5K_INT_SWBA);
2195
2196         if (sc->opmode == NL80211_IFTYPE_STATION) {
2197                 sc->imask |= AR5K_INT_BMISS;
2198         } else if (sc->opmode == NL80211_IFTYPE_ADHOC ||
2199                         sc->opmode == NL80211_IFTYPE_MESH_POINT ||
2200                         sc->opmode == NL80211_IFTYPE_AP) {
2201                 /*
2202                  * In IBSS mode we use a self-linked tx descriptor and let the
2203                  * hardware send the beacons automatically. We have to load it
2204                  * only once here.
2205                  * We use the SWBA interrupt only to keep track of the beacon
2206                  * timers in order to detect automatic TSF updates.
2207                  */
2208                 ath5k_beaconq_config(sc);
2209
2210                 sc->imask |= AR5K_INT_SWBA;
2211
2212                 if (sc->opmode == NL80211_IFTYPE_ADHOC) {
2213                         if (ath5k_hw_hasveol(ah)) {
2214                                 spin_lock(&sc->block);
2215                                 ath5k_beacon_send(sc);
2216                                 spin_unlock(&sc->block);
2217                         }
2218                 } else
2219                         ath5k_beacon_update_timers(sc, -1);
2220         }
2221
2222         ath5k_hw_set_imr(ah, sc->imask);
2223 }
2224
2225
2226 /********************\
2227 * Interrupt handling *
2228 \********************/
2229
2230 static int
2231 ath5k_init(struct ath5k_softc *sc, bool is_resume)
2232 {
2233         struct ath5k_hw *ah = sc->ah;
2234         int ret, i;
2235
2236         mutex_lock(&sc->lock);
2237
2238         if (is_resume && !test_bit(ATH_STAT_STARTED, sc->status))
2239                 goto out_ok;
2240
2241         __clear_bit(ATH_STAT_STARTED, sc->status);
2242
2243         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "mode %d\n", sc->opmode);
2244
2245         /*
2246          * Stop anything previously setup.  This is safe
2247          * no matter this is the first time through or not.
2248          */
2249         ath5k_stop_locked(sc);
2250
2251         /*
2252          * The basic interface to setting the hardware in a good
2253          * state is ``reset''.  On return the hardware is known to
2254          * be powered up and with interrupts disabled.  This must
2255          * be followed by initialization of the appropriate bits
2256          * and then setup of the interrupt mask.
2257          */
2258         sc->curchan = sc->hw->conf.channel;
2259         sc->curband = &sc->sbands[sc->curchan->band];
2260         sc->imask = AR5K_INT_RXOK | AR5K_INT_RXERR | AR5K_INT_RXEOL |
2261                 AR5K_INT_RXORN | AR5K_INT_TXDESC | AR5K_INT_TXEOL |
2262                 AR5K_INT_FATAL | AR5K_INT_GLOBAL | AR5K_INT_MIB;
2263         ret = ath5k_reset(sc, false, false);
2264         if (ret)
2265                 goto done;
2266
2267         /*
2268          * Reset the key cache since some parts do not reset the
2269          * contents on initial power up or resume from suspend.
2270          */
2271         for (i = 0; i < AR5K_KEYTABLE_SIZE; i++)
2272                 ath5k_hw_reset_key(ah, i);
2273
2274         __set_bit(ATH_STAT_STARTED, sc->status);
2275
2276         /* Set ack to be sent at low bit-rates */
2277         ath5k_hw_set_ack_bitrate_high(ah, false);
2278
2279         mod_timer(&sc->calib_tim, round_jiffies(jiffies +
2280                         msecs_to_jiffies(ath5k_calinterval * 1000)));
2281
2282 out_ok:
2283         ret = 0;
2284 done:
2285         mmiowb();
2286         mutex_unlock(&sc->lock);
2287         return ret;
2288 }
2289
2290 static int
2291 ath5k_stop_locked(struct ath5k_softc *sc)
2292 {
2293         struct ath5k_hw *ah = sc->ah;
2294
2295         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "invalid %u\n",
2296                         test_bit(ATH_STAT_INVALID, sc->status));
2297
2298         /*
2299          * Shutdown the hardware and driver:
2300          *    stop output from above
2301          *    disable interrupts
2302          *    turn off timers
2303          *    turn off the radio
2304          *    clear transmit machinery
2305          *    clear receive machinery
2306          *    drain and release tx queues
2307          *    reclaim beacon resources
2308          *    power down hardware
2309          *
2310          * Note that some of this work is not possible if the
2311          * hardware is gone (invalid).
2312          */
2313         ieee80211_stop_queues(sc->hw);
2314
2315         if (!test_bit(ATH_STAT_INVALID, sc->status)) {
2316                 ath5k_led_off(sc);
2317                 ath5k_hw_set_imr(ah, 0);
2318                 synchronize_irq(sc->pdev->irq);
2319         }
2320         ath5k_txq_cleanup(sc);
2321         if (!test_bit(ATH_STAT_INVALID, sc->status)) {
2322                 ath5k_rx_stop(sc);
2323                 ath5k_hw_phy_disable(ah);
2324         } else
2325                 sc->rxlink = NULL;
2326
2327         return 0;
2328 }
2329
2330 /*
2331  * Stop the device, grabbing the top-level lock to protect
2332  * against concurrent entry through ath5k_init (which can happen
2333  * if another thread does a system call and the thread doing the
2334  * stop is preempted).
2335  */
2336 static int
2337 ath5k_stop_hw(struct ath5k_softc *sc, bool is_suspend)
2338 {
2339         int ret;
2340
2341         mutex_lock(&sc->lock);
2342         ret = ath5k_stop_locked(sc);
2343         if (ret == 0 && !test_bit(ATH_STAT_INVALID, sc->status)) {
2344                 /*
2345                  * Set the chip in full sleep mode.  Note that we are
2346                  * careful to do this only when bringing the interface
2347                  * completely to a stop.  When the chip is in this state
2348                  * it must be carefully woken up or references to
2349                  * registers in the PCI clock domain may freeze the bus
2350                  * (and system).  This varies by chip and is mostly an
2351                  * issue with newer parts that go to sleep more quickly.
2352                  */
2353                 if (sc->ah->ah_mac_srev >= 0x78) {
2354                         /*
2355                          * XXX
2356                          * don't put newer MAC revisions > 7.8 to sleep because
2357                          * of the above mentioned problems
2358                          */
2359                         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "mac version > 7.8, "
2360                                 "not putting device to sleep\n");
2361                 } else {
2362                         ATH5K_DBG(sc, ATH5K_DEBUG_RESET,
2363                                 "putting device to full sleep\n");
2364                         ath5k_hw_set_power(sc->ah, AR5K_PM_FULL_SLEEP, true, 0);
2365                 }
2366         }
2367         ath5k_txbuf_free(sc, sc->bbuf);
2368         if (!is_suspend)
2369                 __clear_bit(ATH_STAT_STARTED, sc->status);
2370
2371         mmiowb();
2372         mutex_unlock(&sc->lock);
2373
2374         del_timer_sync(&sc->calib_tim);
2375         tasklet_kill(&sc->rxtq);
2376         tasklet_kill(&sc->txtq);
2377         tasklet_kill(&sc->restq);
2378
2379         return ret;
2380 }
2381
2382 static irqreturn_t
2383 ath5k_intr(int irq, void *dev_id)
2384 {
2385         struct ath5k_softc *sc = dev_id;
2386         struct ath5k_hw *ah = sc->ah;
2387         enum ath5k_int status;
2388         unsigned int counter = 1000;
2389
2390         if (unlikely(test_bit(ATH_STAT_INVALID, sc->status) ||
2391                                 !ath5k_hw_is_intr_pending(ah)))
2392                 return IRQ_NONE;
2393
2394         do {
2395                 /*
2396                  * Figure out the reason(s) for the interrupt.  Note
2397                  * that get_isr returns a pseudo-ISR that may include
2398                  * bits we haven't explicitly enabled so we mask the
2399                  * value to insure we only process bits we requested.
2400                  */
2401                 ath5k_hw_get_isr(ah, &status);          /* NB: clears IRQ too */
2402                 ATH5K_DBG(sc, ATH5K_DEBUG_INTR, "status 0x%x/0x%x\n",
2403                                 status, sc->imask);
2404                 status &= sc->imask; /* discard unasked for bits */
2405                 if (unlikely(status & AR5K_INT_FATAL)) {
2406                         /*
2407                          * Fatal errors are unrecoverable.
2408                          * Typically these are caused by DMA errors.
2409                          */
2410                         tasklet_schedule(&sc->restq);
2411                 } else if (unlikely(status & AR5K_INT_RXORN)) {
2412                         tasklet_schedule(&sc->restq);
2413                 } else {
2414                         if (status & AR5K_INT_SWBA) {
2415                                 /*
2416                                 * Software beacon alert--time to send a beacon.
2417                                 * Handle beacon transmission directly; deferring
2418                                 * this is too slow to meet timing constraints
2419                                 * under load.
2420                                 *
2421                                 * In IBSS mode we use this interrupt just to
2422                                 * keep track of the next TBTT (target beacon
2423                                 * transmission time) in order to detect wether
2424                                 * automatic TSF updates happened.
2425                                 */
2426                                 if (sc->opmode == NL80211_IFTYPE_ADHOC) {
2427                                          /* XXX: only if VEOL suppported */
2428                                         u64 tsf = ath5k_hw_get_tsf64(ah);
2429                                         sc->nexttbtt += sc->bintval;
2430                                         ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
2431                                                   "SWBA nexttbtt: %x hw_tu: %x "
2432                                                   "TSF: %llx\n",
2433                                                   sc->nexttbtt,
2434                                                   TSF_TO_TU(tsf),
2435                                                   (unsigned long long) tsf);
2436                                 } else {
2437                                         spin_lock(&sc->block);
2438                                         ath5k_beacon_send(sc);
2439                                         spin_unlock(&sc->block);
2440                                 }
2441                         }
2442                         if (status & AR5K_INT_RXEOL) {
2443                                 /*
2444                                 * NB: the hardware should re-read the link when
2445                                 *     RXE bit is written, but it doesn't work at
2446                                 *     least on older hardware revs.
2447                                 */
2448                                 sc->rxlink = NULL;
2449                         }
2450                         if (status & AR5K_INT_TXURN) {
2451                                 /* bump tx trigger level */
2452                                 ath5k_hw_update_tx_triglevel(ah, true);
2453                         }
2454                         if (status & (AR5K_INT_RXOK | AR5K_INT_RXERR))
2455                                 tasklet_schedule(&sc->rxtq);
2456                         if (status & (AR5K_INT_TXOK | AR5K_INT_TXDESC
2457                                         | AR5K_INT_TXERR | AR5K_INT_TXEOL))
2458                                 tasklet_schedule(&sc->txtq);
2459                         if (status & AR5K_INT_BMISS) {
2460                         }
2461                         if (status & AR5K_INT_MIB) {
2462                                 /*
2463                                  * These stats are also used for ANI i think
2464                                  * so how about updating them more often ?
2465                                  */
2466                                 ath5k_hw_update_mib_counters(ah, &sc->ll_stats);
2467                         }
2468                 }
2469         } while (ath5k_hw_is_intr_pending(ah) && counter-- > 0);
2470
2471         if (unlikely(!counter))
2472                 ATH5K_WARN(sc, "too many interrupts, giving up for now\n");
2473
2474         return IRQ_HANDLED;
2475 }
2476
2477 static void
2478 ath5k_tasklet_reset(unsigned long data)
2479 {
2480         struct ath5k_softc *sc = (void *)data;
2481
2482         ath5k_reset_wake(sc);
2483 }
2484
2485 /*
2486  * Periodically recalibrate the PHY to account
2487  * for temperature/environment changes.
2488  */
2489 static void
2490 ath5k_calibrate(unsigned long data)
2491 {
2492         struct ath5k_softc *sc = (void *)data;
2493         struct ath5k_hw *ah = sc->ah;
2494
2495         ATH5K_DBG(sc, ATH5K_DEBUG_CALIBRATE, "channel %u/%x\n",
2496                 ieee80211_frequency_to_channel(sc->curchan->center_freq),
2497                 sc->curchan->hw_value);
2498
2499         if (ath5k_hw_get_rf_gain(ah) == AR5K_RFGAIN_NEED_CHANGE) {
2500                 /*
2501                  * Rfgain is out of bounds, reset the chip
2502                  * to load new gain values.
2503                  */
2504                 ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "calibration, resetting\n");
2505                 ath5k_reset_wake(sc);
2506         }
2507         if (ath5k_hw_phy_calibrate(ah, sc->curchan))
2508                 ATH5K_ERR(sc, "calibration of channel %u failed\n",
2509                         ieee80211_frequency_to_channel(
2510                                 sc->curchan->center_freq));
2511
2512         mod_timer(&sc->calib_tim, round_jiffies(jiffies +
2513                         msecs_to_jiffies(ath5k_calinterval * 1000)));
2514 }
2515
2516
2517
2518 /***************\
2519 * LED functions *
2520 \***************/
2521
2522 static void
2523 ath5k_led_enable(struct ath5k_softc *sc)
2524 {
2525         if (test_bit(ATH_STAT_LEDSOFT, sc->status)) {
2526                 ath5k_hw_set_gpio_output(sc->ah, sc->led_pin);
2527                 ath5k_led_off(sc);
2528         }
2529 }
2530
2531 static void
2532 ath5k_led_on(struct ath5k_softc *sc)
2533 {
2534         if (!test_bit(ATH_STAT_LEDSOFT, sc->status))
2535                 return;
2536         ath5k_hw_set_gpio(sc->ah, sc->led_pin, sc->led_on);
2537 }
2538
2539 static void
2540 ath5k_led_off(struct ath5k_softc *sc)
2541 {
2542         if (!test_bit(ATH_STAT_LEDSOFT, sc->status))
2543                 return;
2544         ath5k_hw_set_gpio(sc->ah, sc->led_pin, !sc->led_on);
2545 }
2546
2547 static void
2548 ath5k_led_brightness_set(struct led_classdev *led_dev,
2549         enum led_brightness brightness)
2550 {
2551         struct ath5k_led *led = container_of(led_dev, struct ath5k_led,
2552                 led_dev);
2553
2554         if (brightness == LED_OFF)
2555                 ath5k_led_off(led->sc);
2556         else
2557                 ath5k_led_on(led->sc);
2558 }
2559
2560 static int
2561 ath5k_register_led(struct ath5k_softc *sc, struct ath5k_led *led,
2562                    const char *name, char *trigger)
2563 {
2564         int err;
2565
2566         led->sc = sc;
2567         strncpy(led->name, name, sizeof(led->name));
2568         led->led_dev.name = led->name;
2569         led->led_dev.default_trigger = trigger;
2570         led->led_dev.brightness_set = ath5k_led_brightness_set;
2571
2572         err = led_classdev_register(&sc->pdev->dev, &led->led_dev);
2573         if (err) {
2574                 ATH5K_WARN(sc, "could not register LED %s\n", name);
2575                 led->sc = NULL;
2576         }
2577         return err;
2578 }
2579
2580 static void
2581 ath5k_unregister_led(struct ath5k_led *led)
2582 {
2583         if (!led->sc)
2584                 return;
2585         led_classdev_unregister(&led->led_dev);
2586         ath5k_led_off(led->sc);
2587         led->sc = NULL;
2588 }
2589
2590 static void
2591 ath5k_unregister_leds(struct ath5k_softc *sc)
2592 {
2593         ath5k_unregister_led(&sc->rx_led);
2594         ath5k_unregister_led(&sc->tx_led);
2595 }
2596
2597
2598 static int
2599 ath5k_init_leds(struct ath5k_softc *sc)
2600 {
2601         int ret = 0;
2602         struct ieee80211_hw *hw = sc->hw;
2603         struct pci_dev *pdev = sc->pdev;
2604         char name[ATH5K_LED_MAX_NAME_LEN + 1];
2605
2606         /*
2607          * Auto-enable soft led processing for IBM cards and for
2608          * 5211 minipci cards.
2609          */
2610         if (pdev->device == PCI_DEVICE_ID_ATHEROS_AR5212_IBM ||
2611             pdev->device == PCI_DEVICE_ID_ATHEROS_AR5211) {
2612                 __set_bit(ATH_STAT_LEDSOFT, sc->status);
2613                 sc->led_pin = 0;
2614                 sc->led_on = 0;  /* active low */
2615         }
2616         /* Enable softled on PIN1 on HP Compaq nc6xx, nc4000 & nx5000 laptops */
2617         if (pdev->subsystem_vendor == PCI_VENDOR_ID_COMPAQ) {
2618                 __set_bit(ATH_STAT_LEDSOFT, sc->status);
2619                 sc->led_pin = 1;
2620                 sc->led_on = 1;  /* active high */
2621         }
2622         if (!test_bit(ATH_STAT_LEDSOFT, sc->status))
2623                 goto out;
2624
2625         ath5k_led_enable(sc);
2626
2627         snprintf(name, sizeof(name), "ath5k-%s::rx", wiphy_name(hw->wiphy));
2628         ret = ath5k_register_led(sc, &sc->rx_led, name,
2629                 ieee80211_get_rx_led_name(hw));
2630         if (ret)
2631                 goto out;
2632
2633         snprintf(name, sizeof(name), "ath5k-%s::tx", wiphy_name(hw->wiphy));
2634         ret = ath5k_register_led(sc, &sc->tx_led, name,
2635                 ieee80211_get_tx_led_name(hw));
2636 out:
2637         return ret;
2638 }
2639
2640
2641 /********************\
2642 * Mac80211 functions *
2643 \********************/
2644
2645 static int
2646 ath5k_tx(struct ieee80211_hw *hw, struct sk_buff *skb)
2647 {
2648         struct ath5k_softc *sc = hw->priv;
2649         struct ath5k_buf *bf;
2650         unsigned long flags;
2651         int hdrlen;
2652         int padsize;
2653
2654         ath5k_debug_dump_skb(sc, skb, "TX  ", 1);
2655
2656         if (sc->opmode == NL80211_IFTYPE_MONITOR)
2657                 ATH5K_DBG(sc, ATH5K_DEBUG_XMIT, "tx in monitor (scan?)\n");
2658
2659         /*
2660          * the hardware expects the header padded to 4 byte boundaries
2661          * if this is not the case we add the padding after the header
2662          */
2663         hdrlen = ieee80211_get_hdrlen_from_skb(skb);
2664         padsize = ath5k_pad_size(hdrlen);
2665         if (padsize) {
2666
2667                 if (skb_headroom(skb) < padsize) {
2668                         ATH5K_ERR(sc, "tx hdrlen not %%4: %d not enough"
2669                                   " headroom to pad %d\n", hdrlen, padsize);
2670                         return NETDEV_TX_BUSY;
2671                 }
2672                 skb_push(skb, padsize);
2673                 memmove(skb->data, skb->data+padsize, hdrlen);
2674         }
2675
2676         spin_lock_irqsave(&sc->txbuflock, flags);
2677         if (list_empty(&sc->txbuf)) {
2678                 ATH5K_ERR(sc, "no further txbuf available, dropping packet\n");
2679                 spin_unlock_irqrestore(&sc->txbuflock, flags);
2680                 ieee80211_stop_queue(hw, skb_get_queue_mapping(skb));
2681                 return NETDEV_TX_BUSY;
2682         }
2683         bf = list_first_entry(&sc->txbuf, struct ath5k_buf, list);
2684         list_del(&bf->list);
2685         sc->txbuf_len--;
2686         if (list_empty(&sc->txbuf))
2687                 ieee80211_stop_queues(hw);
2688         spin_unlock_irqrestore(&sc->txbuflock, flags);
2689
2690         bf->skb = skb;
2691
2692         if (ath5k_txbuf_setup(sc, bf)) {
2693                 bf->skb = NULL;
2694                 spin_lock_irqsave(&sc->txbuflock, flags);
2695                 list_add_tail(&bf->list, &sc->txbuf);
2696                 sc->txbuf_len++;
2697                 spin_unlock_irqrestore(&sc->txbuflock, flags);
2698                 dev_kfree_skb_any(skb);
2699                 return NETDEV_TX_OK;
2700         }
2701
2702         return NETDEV_TX_OK;
2703 }
2704
2705 static int
2706 ath5k_reset(struct ath5k_softc *sc, bool stop, bool change_channel)
2707 {
2708         struct ath5k_hw *ah = sc->ah;
2709         int ret;
2710
2711         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "resetting\n");
2712
2713         if (stop) {
2714                 ath5k_hw_set_imr(ah, 0);
2715                 ath5k_txq_cleanup(sc);
2716                 ath5k_rx_stop(sc);
2717         }
2718         ret = ath5k_hw_reset(ah, sc->opmode, sc->curchan, true);
2719         if (ret) {
2720                 ATH5K_ERR(sc, "can't reset hardware (%d)\n", ret);
2721                 goto err;
2722         }
2723
2724         /*
2725          * This is needed only to setup initial state
2726          * but it's best done after a reset.
2727          */
2728         ath5k_hw_set_txpower_limit(sc->ah, 0);
2729
2730         ret = ath5k_rx_start(sc);
2731         if (ret) {
2732                 ATH5K_ERR(sc, "can't start recv logic\n");
2733                 goto err;
2734         }
2735
2736         /*
2737          * Change channels and update the h/w rate map if we're switching;
2738          * e.g. 11a to 11b/g.
2739          *
2740          * We may be doing a reset in response to an ioctl that changes the
2741          * channel so update any state that might change as a result.
2742          *
2743          * XXX needed?
2744          */
2745 /*      ath5k_chan_change(sc, c); */
2746
2747         ath5k_beacon_config(sc);
2748         /* intrs are enabled by ath5k_beacon_config */
2749
2750         return 0;
2751 err:
2752         return ret;
2753 }
2754
2755 static int
2756 ath5k_reset_wake(struct ath5k_softc *sc)
2757 {
2758         int ret;
2759
2760         ret = ath5k_reset(sc, true, true);
2761         if (!ret)
2762                 ieee80211_wake_queues(sc->hw);
2763
2764         return ret;
2765 }
2766
2767 static int ath5k_start(struct ieee80211_hw *hw)
2768 {
2769         return ath5k_init(hw->priv, false);
2770 }
2771
2772 static void ath5k_stop(struct ieee80211_hw *hw)
2773 {
2774         ath5k_stop_hw(hw->priv, false);
2775 }
2776
2777 static int ath5k_add_interface(struct ieee80211_hw *hw,
2778                 struct ieee80211_if_init_conf *conf)
2779 {
2780         struct ath5k_softc *sc = hw->priv;
2781         int ret;
2782
2783         mutex_lock(&sc->lock);
2784         if (sc->vif) {
2785                 ret = 0;
2786                 goto end;
2787         }
2788
2789         sc->vif = conf->vif;
2790
2791         switch (conf->type) {
2792         case NL80211_IFTYPE_AP:
2793         case NL80211_IFTYPE_STATION:
2794         case NL80211_IFTYPE_ADHOC:
2795         case NL80211_IFTYPE_MESH_POINT:
2796         case NL80211_IFTYPE_MONITOR:
2797                 sc->opmode = conf->type;
2798                 break;
2799         default:
2800                 ret = -EOPNOTSUPP;
2801                 goto end;
2802         }
2803
2804         /* Set to a reasonable value. Note that this will
2805          * be set to mac80211's value at ath5k_config(). */
2806         sc->bintval = 1000;
2807         ath5k_hw_set_lladdr(sc->ah, conf->mac_addr);
2808
2809         ret = 0;
2810 end:
2811         mutex_unlock(&sc->lock);
2812         return ret;
2813 }
2814
2815 static void
2816 ath5k_remove_interface(struct ieee80211_hw *hw,
2817                         struct ieee80211_if_init_conf *conf)
2818 {
2819         struct ath5k_softc *sc = hw->priv;
2820         u8 mac[ETH_ALEN] = {};
2821
2822         mutex_lock(&sc->lock);
2823         if (sc->vif != conf->vif)
2824                 goto end;
2825
2826         ath5k_hw_set_lladdr(sc->ah, mac);
2827         sc->vif = NULL;
2828 end:
2829         mutex_unlock(&sc->lock);
2830 }
2831
2832 /*
2833  * TODO: Phy disable/diversity etc
2834  */
2835 static int
2836 ath5k_config(struct ieee80211_hw *hw, u32 changed)
2837 {
2838         struct ath5k_softc *sc = hw->priv;
2839         struct ieee80211_conf *conf = &hw->conf;
2840         int ret;
2841
2842         mutex_lock(&sc->lock);
2843
2844         sc->bintval = conf->beacon_int;
2845         sc->power_level = conf->power_level;
2846
2847         ret = ath5k_chan_set(sc, conf->channel);
2848
2849         mutex_unlock(&sc->lock);
2850         return ret;
2851 }
2852
2853 static int
2854 ath5k_config_interface(struct ieee80211_hw *hw, struct ieee80211_vif *vif,
2855                         struct ieee80211_if_conf *conf)
2856 {
2857         struct ath5k_softc *sc = hw->priv;
2858         struct ath5k_hw *ah = sc->ah;
2859         int ret;
2860
2861         mutex_lock(&sc->lock);
2862         if (sc->vif != vif) {
2863                 ret = -EIO;
2864                 goto unlock;
2865         }
2866         if (conf->changed & IEEE80211_IFCC_BSSID && conf->bssid) {
2867                 /* Cache for later use during resets */
2868                 memcpy(ah->ah_bssid, conf->bssid, ETH_ALEN);
2869                 /* XXX: assoc id is set to 0 for now, mac80211 doesn't have
2870                  * a clean way of letting us retrieve this yet. */
2871                 ath5k_hw_set_associd(ah, ah->ah_bssid, 0);
2872                 mmiowb();
2873         }
2874         if (conf->changed & IEEE80211_IFCC_BEACON &&
2875                         (vif->type == NL80211_IFTYPE_ADHOC ||
2876                          vif->type == NL80211_IFTYPE_MESH_POINT ||
2877                          vif->type == NL80211_IFTYPE_AP)) {
2878                 struct sk_buff *beacon = ieee80211_beacon_get(hw, vif);
2879                 if (!beacon) {
2880                         ret = -ENOMEM;
2881                         goto unlock;
2882                 }
2883                 ath5k_beacon_update(sc, beacon);
2884         }
2885         mutex_unlock(&sc->lock);
2886
2887         return ath5k_reset_wake(sc);
2888 unlock:
2889         mutex_unlock(&sc->lock);
2890         return ret;
2891 }
2892
2893 #define SUPPORTED_FIF_FLAGS \
2894         FIF_PROMISC_IN_BSS |  FIF_ALLMULTI | FIF_FCSFAIL | \
2895         FIF_PLCPFAIL | FIF_CONTROL | FIF_OTHER_BSS | \
2896         FIF_BCN_PRBRESP_PROMISC
2897 /*
2898  * o always accept unicast, broadcast, and multicast traffic
2899  * o multicast traffic for all BSSIDs will be enabled if mac80211
2900  *   says it should be
2901  * o maintain current state of phy ofdm or phy cck error reception.
2902  *   If the hardware detects any of these type of errors then
2903  *   ath5k_hw_get_rx_filter() will pass to us the respective
2904  *   hardware filters to be able to receive these type of frames.
2905  * o probe request frames are accepted only when operating in
2906  *   hostap, adhoc, or monitor modes
2907  * o enable promiscuous mode according to the interface state
2908  * o accept beacons:
2909  *   - when operating in adhoc mode so the 802.11 layer creates
2910  *     node table entries for peers,
2911  *   - when operating in station mode for collecting rssi data when
2912  *     the station is otherwise quiet, or
2913  *   - when scanning
2914  */
2915 static void ath5k_configure_filter(struct ieee80211_hw *hw,
2916                 unsigned int changed_flags,
2917                 unsigned int *new_flags,
2918                 int mc_count, struct dev_mc_list *mclist)
2919 {
2920         struct ath5k_softc *sc = hw->priv;
2921         struct ath5k_hw *ah = sc->ah;
2922         u32 mfilt[2], val, rfilt;
2923         u8 pos;
2924         int i;
2925
2926         mfilt[0] = 0;
2927         mfilt[1] = 0;
2928
2929         /* Only deal with supported flags */
2930         changed_flags &= SUPPORTED_FIF_FLAGS;
2931         *new_flags &= SUPPORTED_FIF_FLAGS;
2932
2933         /* If HW detects any phy or radar errors, leave those filters on.
2934          * Also, always enable Unicast, Broadcasts and Multicast
2935          * XXX: move unicast, bssid broadcasts and multicast to mac80211 */
2936         rfilt = (ath5k_hw_get_rx_filter(ah) & (AR5K_RX_FILTER_PHYERR)) |
2937                 (AR5K_RX_FILTER_UCAST | AR5K_RX_FILTER_BCAST |
2938                 AR5K_RX_FILTER_MCAST);
2939
2940         if (changed_flags & (FIF_PROMISC_IN_BSS | FIF_OTHER_BSS)) {
2941                 if (*new_flags & FIF_PROMISC_IN_BSS) {
2942                         rfilt |= AR5K_RX_FILTER_PROM;
2943                         __set_bit(ATH_STAT_PROMISC, sc->status);
2944                 } else {
2945                         __clear_bit(ATH_STAT_PROMISC, sc->status);
2946                 }
2947         }
2948
2949         /* Note, AR5K_RX_FILTER_MCAST is already enabled */
2950         if (*new_flags & FIF_ALLMULTI) {
2951                 mfilt[0] =  ~0;
2952                 mfilt[1] =  ~0;
2953         } else {
2954                 for (i = 0; i < mc_count; i++) {
2955                         if (!mclist)
2956                                 break;
2957                         /* calculate XOR of eight 6-bit values */
2958                         val = get_unaligned_le32(mclist->dmi_addr + 0);
2959                         pos = (val >> 18) ^ (val >> 12) ^ (val >> 6) ^ val;
2960                         val = get_unaligned_le32(mclist->dmi_addr + 3);
2961                         pos ^= (val >> 18) ^ (val >> 12) ^ (val >> 6) ^ val;
2962                         pos &= 0x3f;
2963                         mfilt[pos / 32] |= (1 << (pos % 32));
2964                         /* XXX: we might be able to just do this instead,
2965                         * but not sure, needs testing, if we do use this we'd
2966                         * neet to inform below to not reset the mcast */
2967                         /* ath5k_hw_set_mcast_filterindex(ah,
2968                          *      mclist->dmi_addr[5]); */
2969                         mclist = mclist->next;
2970                 }
2971         }
2972
2973         /* This is the best we can do */
2974         if (*new_flags & (FIF_FCSFAIL | FIF_PLCPFAIL))
2975                 rfilt |= AR5K_RX_FILTER_PHYERR;
2976
2977         /* FIF_BCN_PRBRESP_PROMISC really means to enable beacons
2978         * and probes for any BSSID, this needs testing */
2979         if (*new_flags & FIF_BCN_PRBRESP_PROMISC)
2980                 rfilt |= AR5K_RX_FILTER_BEACON | AR5K_RX_FILTER_PROBEREQ;
2981
2982         /* FIF_CONTROL doc says that if FIF_PROMISC_IN_BSS is not
2983          * set we should only pass on control frames for this
2984          * station. This needs testing. I believe right now this
2985          * enables *all* control frames, which is OK.. but
2986          * but we should see if we can improve on granularity */
2987         if (*new_flags & FIF_CONTROL)
2988                 rfilt |= AR5K_RX_FILTER_CONTROL;
2989
2990         /* Additional settings per mode -- this is per ath5k */
2991
2992         /* XXX move these to mac80211, and add a beacon IFF flag to mac80211 */
2993
2994         if (sc->opmode == NL80211_IFTYPE_MONITOR)
2995                 rfilt |= AR5K_RX_FILTER_CONTROL | AR5K_RX_FILTER_BEACON |
2996                         AR5K_RX_FILTER_PROBEREQ | AR5K_RX_FILTER_PROM;
2997         if (sc->opmode != NL80211_IFTYPE_STATION)
2998                 rfilt |= AR5K_RX_FILTER_PROBEREQ;
2999         if (sc->opmode != NL80211_IFTYPE_AP &&
3000                 sc->opmode != NL80211_IFTYPE_MESH_POINT &&
3001                 test_bit(ATH_STAT_PROMISC, sc->status))
3002                 rfilt |= AR5K_RX_FILTER_PROM;
3003         if ((sc->opmode == NL80211_IFTYPE_STATION && sc->assoc) ||
3004                 sc->opmode == NL80211_IFTYPE_ADHOC ||
3005                 sc->opmode == NL80211_IFTYPE_AP)
3006                 rfilt |= AR5K_RX_FILTER_BEACON;
3007         if (sc->opmode == NL80211_IFTYPE_MESH_POINT)
3008                 rfilt |= AR5K_RX_FILTER_CONTROL | AR5K_RX_FILTER_BEACON |
3009                         AR5K_RX_FILTER_PROBEREQ | AR5K_RX_FILTER_PROM;
3010
3011         /* Set filters */
3012         ath5k_hw_set_rx_filter(ah, rfilt);
3013
3014         /* Set multicast bits */
3015         ath5k_hw_set_mcast_filter(ah, mfilt[0], mfilt[1]);
3016         /* Set the cached hw filter flags, this will alter actually
3017          * be set in HW */
3018         sc->filter_flags = rfilt;
3019 }
3020
3021 static int
3022 ath5k_set_key(struct ieee80211_hw *hw, enum set_key_cmd cmd,
3023                 const u8 *local_addr, const u8 *addr,
3024                 struct ieee80211_key_conf *key)
3025 {
3026         struct ath5k_softc *sc = hw->priv;
3027         int ret = 0;
3028
3029         if (modparam_nohwcrypt)
3030                 return -EOPNOTSUPP;
3031
3032         switch (key->alg) {
3033         case ALG_WEP:
3034         case ALG_TKIP:
3035                 break;
3036         case ALG_CCMP:
3037                 return -EOPNOTSUPP;
3038         default:
3039                 WARN_ON(1);
3040                 return -EINVAL;
3041         }
3042
3043         mutex_lock(&sc->lock);
3044
3045         switch (cmd) {
3046         case SET_KEY:
3047                 ret = ath5k_hw_set_key(sc->ah, key->keyidx, key, addr);
3048                 if (ret) {
3049                         ATH5K_ERR(sc, "can't set the key\n");
3050                         goto unlock;
3051                 }
3052                 __set_bit(key->keyidx, sc->keymap);
3053                 key->hw_key_idx = key->keyidx;
3054                 key->flags |= (IEEE80211_KEY_FLAG_GENERATE_IV |
3055                                IEEE80211_KEY_FLAG_GENERATE_MMIC);
3056                 break;
3057         case DISABLE_KEY:
3058                 ath5k_hw_reset_key(sc->ah, key->keyidx);
3059                 __clear_bit(key->keyidx, sc->keymap);
3060                 break;
3061         default:
3062                 ret = -EINVAL;
3063                 goto unlock;
3064         }
3065
3066 unlock:
3067         mmiowb();
3068         mutex_unlock(&sc->lock);
3069         return ret;
3070 }
3071
3072 static int
3073 ath5k_get_stats(struct ieee80211_hw *hw,
3074                 struct ieee80211_low_level_stats *stats)
3075 {
3076         struct ath5k_softc *sc = hw->priv;
3077         struct ath5k_hw *ah = sc->ah;
3078
3079         /* Force update */
3080         ath5k_hw_update_mib_counters(ah, &sc->ll_stats);
3081
3082         memcpy(stats, &sc->ll_stats, sizeof(sc->ll_stats));
3083
3084         return 0;
3085 }
3086
3087 static int
3088 ath5k_get_tx_stats(struct ieee80211_hw *hw,
3089                 struct ieee80211_tx_queue_stats *stats)
3090 {
3091         struct ath5k_softc *sc = hw->priv;
3092
3093         memcpy(stats, &sc->tx_stats, sizeof(sc->tx_stats));
3094
3095         return 0;
3096 }
3097
3098 static u64
3099 ath5k_get_tsf(struct ieee80211_hw *hw)
3100 {
3101         struct ath5k_softc *sc = hw->priv;
3102
3103         return ath5k_hw_get_tsf64(sc->ah);
3104 }
3105
3106 static void
3107 ath5k_reset_tsf(struct ieee80211_hw *hw)
3108 {
3109         struct ath5k_softc *sc = hw->priv;
3110
3111         /*
3112          * in IBSS mode we need to update the beacon timers too.
3113          * this will also reset the TSF if we call it with 0
3114          */
3115         if (sc->opmode == NL80211_IFTYPE_ADHOC)
3116                 ath5k_beacon_update_timers(sc, 0);
3117         else
3118                 ath5k_hw_reset_tsf(sc->ah);
3119 }
3120
3121 static int
3122 ath5k_beacon_update(struct ath5k_softc *sc, struct sk_buff *skb)
3123 {
3124         unsigned long flags;
3125         int ret;
3126
3127         ath5k_debug_dump_skb(sc, skb, "BC  ", 1);
3128
3129         spin_lock_irqsave(&sc->block, flags);
3130         ath5k_txbuf_free(sc, sc->bbuf);
3131         sc->bbuf->skb = skb;
3132         ret = ath5k_beacon_setup(sc, sc->bbuf);
3133         if (ret)
3134                 sc->bbuf->skb = NULL;
3135         spin_unlock_irqrestore(&sc->block, flags);
3136         if (!ret) {
3137                 ath5k_beacon_config(sc);
3138                 mmiowb();
3139         }
3140
3141         return ret;
3142 }
3143 static void
3144 set_beacon_filter(struct ieee80211_hw *hw, bool enable)
3145 {
3146         struct ath5k_softc *sc = hw->priv;
3147         struct ath5k_hw *ah = sc->ah;
3148         u32 rfilt;
3149         rfilt = ath5k_hw_get_rx_filter(ah);
3150         if (enable)
3151                 rfilt |= AR5K_RX_FILTER_BEACON;
3152         else
3153                 rfilt &= ~AR5K_RX_FILTER_BEACON;
3154         ath5k_hw_set_rx_filter(ah, rfilt);
3155         sc->filter_flags = rfilt;
3156 }
3157
3158 static void ath5k_bss_info_changed(struct ieee80211_hw *hw,
3159                                     struct ieee80211_vif *vif,
3160                                     struct ieee80211_bss_conf *bss_conf,
3161                                     u32 changes)
3162 {
3163         struct ath5k_softc *sc = hw->priv;
3164         if (changes & BSS_CHANGED_ASSOC) {
3165                 mutex_lock(&sc->lock);
3166                 sc->assoc = bss_conf->assoc;
3167                 if (sc->opmode == NL80211_IFTYPE_STATION)
3168                         set_beacon_filter(hw, sc->assoc);
3169                 mutex_unlock(&sc->lock);
3170         }
3171 }