sound/soc/codecs/tlv320aic3x.c

   1 /*
   2  * ALSA SoC TLV320AIC3X codec driver
   3  *
   4  * Author:      Vladimir Barinov, <vbarinov@embeddedalley.com>
   5  * Copyright:   (C) 2007 MontaVista Software, Inc., <source@mvista.com>
   6  *
   7  * Based on sound/soc/codecs/wm8753.c by Liam Girdwood
   8  *
   9  * This program is free software; you can redistribute it and/or modify
  10  * it under the terms of the GNU General Public License version 2 as
  11  * published by the Free Software Foundation.
  12  *
  13  * Notes:
  14  *  The AIC3X is a driver for a low power stereo audio
  15  *  codecs aic31, aic32, aic33.
  16  *
  17  *  It supports full aic33 codec functionality.
  18  *  The compatibility with aic32, aic31 is as follows:
  19  *        aic32        |        aic31
  20  *  ---------------------------------------
  21  *   MONO_LOUT -> N/A  |  MONO_LOUT -> N/A
  22  *                     |  IN1L -> LINE1L
  23  *                     |  IN1R -> LINE1R
  24  *                     |  IN2L -> LINE2L
  25  *                     |  IN2R -> LINE2R
  26  *                     |  MIC3L/R -> N/A
  27  *   truncated internal functionality in
  28  *   accordance with documentation
  29  *  ---------------------------------------
  30  *
  31  *  Hence the machine layer should disable unsupported inputs/outputs by
  32  *  snd_soc_dapm_disable_pin(codec, "MONO_LOUT"), etc.
  33  */
  34
  35 #include <linux/module.h>
  36 #include <linux/moduleparam.h>
  37 #include <linux/init.h>
  38 #include <linux/delay.h>
  39 #include <linux/pm.h>
  40 #include <linux/i2c.h>
  41 #include <linux/platform_device.h>
  42 #include <sound/core.h>
  43 #include <sound/pcm.h>
  44 #include <sound/pcm_params.h>
  45 #include <sound/soc.h>
  46 #include <sound/soc-dapm.h>
  47 #include <sound/initval.h>
  48
  49 #include "tlv320aic3x.h"
  50
  51 #define AIC3X_VERSION "0.2"
  52
  53 /* codec private data */
  54 struct aic3x_priv {
  55         unsigned int sysclk;
  56         int master;
  57 };
  58
  59 /*
  60  * AIC3X register cache
  61  * We can't read the AIC3X register space when we are
  62  * using 2 wire for device control, so we cache them instead.
  63  * There is no point in caching the reset register
  64  */
  65 static const u8 aic3x_reg[AIC3X_CACHEREGNUM] = {
  66         0x00, 0x00, 0x00, 0x10, /* 0 */
  67         0x04, 0x00, 0x00, 0x00, /* 4 */
  68         0x00, 0x00, 0x00, 0x01, /* 8 */
  69         0x00, 0x00, 0x00, 0x80, /* 12 */
  70         0x80, 0xff, 0xff, 0x78, /* 16 */
  71         0x78, 0x78, 0x78, 0x78, /* 20 */
  72         0x78, 0x00, 0x00, 0xfe, /* 24 */
  73         0x00, 0x00, 0xfe, 0x00, /* 28 */
  74         0x18, 0x18, 0x00, 0x00, /* 32 */
  75         0x00, 0x00, 0x00, 0x00, /* 36 */
  76         0x00, 0x00, 0x00, 0x80, /* 40 */
  77         0x80, 0x00, 0x00, 0x00, /* 44 */
  78         0x00, 0x00, 0x00, 0x04, /* 48 */
  79         0x00, 0x00, 0x00, 0x00, /* 52 */
  80         0x00, 0x00, 0x04, 0x00, /* 56 */
  81         0x00, 0x00, 0x00, 0x00, /* 60 */
  82         0x00, 0x04, 0x00, 0x00, /* 64 */
  83         0x00, 0x00, 0x00, 0x00, /* 68 */
  84         0x04, 0x00, 0x00, 0x00, /* 72 */
  85         0x00, 0x00, 0x00, 0x00, /* 76 */
  86         0x00, 0x00, 0x00, 0x00, /* 80 */
  87         0x00, 0x00, 0x00, 0x00, /* 84 */
  88         0x00, 0x00, 0x00, 0x00, /* 88 */
  89         0x00, 0x00, 0x00, 0x00, /* 92 */
  90         0x00, 0x00, 0x00, 0x00, /* 96 */
  91         0x00, 0x00, 0x02,       /* 100 */
  92 };
  93
  94 /*
  95  * read aic3x register cache
  96  */
  97 static inline unsigned int aic3x_read_reg_cache(struct snd_soc_codec *codec,
  98                                                 unsigned int reg)
  99 {
 100         u8 *cache = codec->reg_cache;
 101         if (reg >= AIC3X_CACHEREGNUM)
 102                 return -1;
 103         return cache[reg];
 104 }
 105
 106 /*
 107  * write aic3x register cache
 108  */
 109 static inline void aic3x_write_reg_cache(struct snd_soc_codec *codec,
 110                                          u8 reg, u8 value)
 111 {
 112         u8 *cache = codec->reg_cache;
 113         if (reg >= AIC3X_CACHEREGNUM)
 114                 return;
 115         cache[reg] = value;
 116 }
 117
 118 /*
 119  * write to the aic3x register space
 120  */
 121 static int aic3x_write(struct snd_soc_codec *codec, unsigned int reg,
 122                        unsigned int value)
 123 {
 124         u8 data[2];
 125
 126         /* data is
 127          *   D15..D8 aic3x register offset
 128          *   D7...D0 register data
 129          */
 130         data[0] = reg & 0xff;
 131         data[1] = value & 0xff;
 132
 133         aic3x_write_reg_cache(codec, data[0], data[1]);
 134         if (codec->hw_write(codec->control_data, data, 2) == 2)
 135                 return 0;
 136         else
 137                 return -EIO;
 138 }
 139
 140 /*
 141  * read from the aic3x register space
 142  */
 143 static int aic3x_read(struct snd_soc_codec *codec, unsigned int reg,
 144                       u8 *value)
 145 {
 146         *value = reg & 0xff;
 147         if (codec->hw_read(codec->control_data, value, 1) != 1)
 148                 return -EIO;
 149
 150         aic3x_write_reg_cache(codec, reg, *value);
 151         return 0;
 152 }
 153
 154 #define SOC_DAPM_SINGLE_AIC3X(xname, reg, shift, mask, invert) \
 155 {       .iface = SNDRV_CTL_ELEM_IFACE_MIXER, .name = xname, \
 156         .info = snd_soc_info_volsw, \
 157         .get = snd_soc_dapm_get_volsw, .put = snd_soc_dapm_put_volsw_aic3x, \
 158         .private_value =  SOC_SINGLE_VALUE(reg, shift, mask, invert) }
 159
 160 /*
 161  * All input lines are connected when !0xf and disconnected with 0xf bit field,
 162  * so we have to use specific dapm_put call for input mixer
 163  */
 164 static int snd_soc_dapm_put_volsw_aic3x(struct snd_kcontrol *kcontrol,
 165                                         struct snd_ctl_elem_value *ucontrol)
 166 {
 167         struct snd_soc_dapm_widget *widget = snd_kcontrol_chip(kcontrol);
 168         struct soc_mixer_control *mc =
 169                 (struct soc_mixer_control *)kcontrol->private_value;
 170         unsigned int reg = mc->reg;
 171         unsigned int shift = mc->shift;
 172         int max = mc->max;
 173         unsigned int mask = (1 << fls(max)) - 1;
 174         unsigned int invert = mc->invert;
 175         unsigned short val, val_mask;
 176         int ret;
 177         struct snd_soc_dapm_path *path;
 178         int found = 0;
 179
 180         val = (ucontrol->value.integer.value[0] & mask);
 181
 182         mask = 0xf;
 183         if (val)
 184                 val = mask;
 185
 186         if (invert)
 187                 val = mask - val;
 188         val_mask = mask << shift;
 189         val = val << shift;
 190
 191         mutex_lock(&widget->codec->mutex);
 192
 193         if (snd_soc_test_bits(widget->codec, reg, val_mask, val)) {
 194                 /* find dapm widget path assoc with kcontrol */
 195                 list_for_each_entry(path, &widget->codec->dapm_paths, list) {
 196                         if (path->kcontrol != kcontrol)
 197                                 continue;
 198
 199                         /* found, now check type */
 200                         found = 1;
 201                         if (val)
 202                                 /* new connection */
 203                                 path->connect = invert ? 0 : 1;
 204                         else
 205                                 /* old connection must be powered down */
 206                                 path->connect = invert ? 1 : 0;
 207                         break;
 208                 }
 209
 210                 if (found)
 211                         snd_soc_dapm_sync(widget->codec);
 212         }
 213
 214         ret = snd_soc_update_bits(widget->codec, reg, val_mask, val);
 215
 216         mutex_unlock(&widget->codec->mutex);
 217         return ret;
 218 }
 219
 220 static const char *aic3x_left_dac_mux[] = { "DAC_L1", "DAC_L3", "DAC_L2" };
 221 static const char *aic3x_right_dac_mux[] = { "DAC_R1", "DAC_R3", "DAC_R2" };
 222 static const char *aic3x_left_hpcom_mux[] =
 223     { "differential of HPLOUT", "constant VCM", "single-ended" };
 224 static const char *aic3x_right_hpcom_mux[] =
 225     { "differential of HPROUT", "constant VCM", "single-ended",
 226       "differential of HPLCOM", "external feedback" };
 227 static const char *aic3x_linein_mode_mux[] = { "single-ended", "differential" };
 228 static const char *aic3x_adc_hpf[] =
 229     { "Disabled", "0.0045xFs", "0.0125xFs", "0.025xFs" };
 230
 231 #define LDAC_ENUM       0
 232 #define RDAC_ENUM       1
 233 #define LHPCOM_ENUM     2
 234 #define RHPCOM_ENUM     3
 235 #define LINE1L_ENUM     4
 236 #define LINE1R_ENUM     5
 237 #define LINE2L_ENUM     6
 238 #define LINE2R_ENUM     7
 239 #define ADC_HPF_ENUM    8
 240
 241 static const struct soc_enum aic3x_enum[] = {
 242         SOC_ENUM_SINGLE(DAC_LINE_MUX, 6, 3, aic3x_left_dac_mux),
 243         SOC_ENUM_SINGLE(DAC_LINE_MUX, 4, 3, aic3x_right_dac_mux),
 244         SOC_ENUM_SINGLE(HPLCOM_CFG, 4, 3, aic3x_left_hpcom_mux),
 245         SOC_ENUM_SINGLE(HPRCOM_CFG, 3, 5, aic3x_right_hpcom_mux),
 246         SOC_ENUM_SINGLE(LINE1L_2_LADC_CTRL, 7, 2, aic3x_linein_mode_mux),
 247         SOC_ENUM_SINGLE(LINE1R_2_RADC_CTRL, 7, 2, aic3x_linein_mode_mux),
 248         SOC_ENUM_SINGLE(LINE2L_2_LADC_CTRL, 7, 2, aic3x_linein_mode_mux),
 249         SOC_ENUM_SINGLE(LINE2R_2_RADC_CTRL, 7, 2, aic3x_linein_mode_mux),
 250         SOC_ENUM_DOUBLE(AIC3X_CODEC_DFILT_CTRL, 6, 4, 4, aic3x_adc_hpf),
 251 };
 252
 253 static const struct snd_kcontrol_new aic3x_snd_controls[] = {
 254         /* Output */
 255         SOC_DOUBLE_R("PCM Playback Volume", LDAC_VOL, RDAC_VOL, 0, 0x7f, 1),
 256
 257         SOC_DOUBLE_R("Line DAC Playback Volume", DACL1_2_LLOPM_VOL,
 258                      DACR1_2_RLOPM_VOL, 0, 118, 1),
 259         SOC_SINGLE("LineL Playback Switch", LLOPM_CTRL, 3, 0x01, 0),
 260         SOC_SINGLE("LineR Playback Switch", RLOPM_CTRL, 3, 0x01, 0),
 261         SOC_DOUBLE_R("LineL DAC Playback Volume", DACL1_2_LLOPM_VOL,
 262                      DACR1_2_LLOPM_VOL, 0, 118, 1),
 263         SOC_SINGLE("LineL Left PGA Bypass Playback Volume", PGAL_2_LLOPM_VOL,
 264                      0, 118, 1),
 265         SOC_SINGLE("LineR Right PGA Bypass Playback Volume", PGAR_2_RLOPM_VOL,
 266                      0, 118, 1),
 267         SOC_DOUBLE_R("LineL Line2 Bypass Playback Volume", LINE2L_2_LLOPM_VOL,
 268                      LINE2R_2_LLOPM_VOL, 0, 118, 1),
 269         SOC_DOUBLE_R("LineR Line2 Bypass Playback Volume", LINE2L_2_RLOPM_VOL,
 270                      LINE2R_2_RLOPM_VOL, 0, 118, 1),
 271
 272         SOC_DOUBLE_R("Mono DAC Playback Volume", DACL1_2_MONOLOPM_VOL,
 273                      DACR1_2_MONOLOPM_VOL, 0, 118, 1),
 274         SOC_SINGLE("Mono DAC Playback Switch", MONOLOPM_CTRL, 3, 0x01, 0),
 275         SOC_DOUBLE_R("Mono PGA Bypass Playback Volume", PGAL_2_MONOLOPM_VOL,
 276                      PGAR_2_MONOLOPM_VOL, 0, 118, 1),
 277         SOC_DOUBLE_R("Mono Line2 Bypass Playback Volume", LINE2L_2_MONOLOPM_VOL,
 278                      LINE2R_2_MONOLOPM_VOL, 0, 118, 1),
 279
 280         SOC_DOUBLE_R("HP DAC Playback Volume", DACL1_2_HPLOUT_VOL,
 281                      DACR1_2_HPROUT_VOL, 0, 118, 1),
 282         SOC_DOUBLE_R("HP DAC Playback Switch", HPLOUT_CTRL, HPROUT_CTRL, 3,
 283                      0x01, 0),
 284         SOC_DOUBLE_R("HP Right PGA Bypass Playback Volume", PGAR_2_HPLOUT_VOL,
 285                      PGAR_2_HPROUT_VOL, 0, 118, 1),
 286         SOC_SINGLE("HPL PGA Bypass Playback Volume", PGAL_2_HPLOUT_VOL,
 287                      0, 118, 1),
 288         SOC_SINGLE("HPR PGA Bypass Playback Volume", PGAL_2_HPROUT_VOL,
 289                      0, 118, 1),
 290         SOC_DOUBLE_R("HP Line2 Bypass Playback Volume", LINE2L_2_HPLOUT_VOL,
 291                      LINE2R_2_HPROUT_VOL, 0, 118, 1),
 292
 293         SOC_DOUBLE_R("HPCOM DAC Playback Volume", DACL1_2_HPLCOM_VOL,
 294                      DACR1_2_HPRCOM_VOL, 0, 118, 1),
 295         SOC_DOUBLE_R("HPCOM DAC Playback Switch", HPLCOM_CTRL, HPRCOM_CTRL, 3,
 296                      0x01, 0),
 297         SOC_SINGLE("HPLCOM PGA Bypass Playback Volume", PGAL_2_HPLCOM_VOL,
 298                      0, 118, 1),
 299         SOC_SINGLE("HPRCOM PGA Bypass Playback Volume", PGAL_2_HPRCOM_VOL,
 300                      0, 118, 1),
 301         SOC_DOUBLE_R("HPCOM Line2 Bypass Playback Volume", LINE2L_2_HPLCOM_VOL,
 302                      LINE2R_2_HPRCOM_VOL, 0, 118, 1),
 303
 304         /*
 305          * Note: enable Automatic input Gain Controller with care. It can
 306          * adjust PGA to max value when ADC is on and will never go back.
 307         */
 308         SOC_DOUBLE_R("AGC Switch", LAGC_CTRL_A, RAGC_CTRL_A, 7, 0x01, 0),
 309
 310         /* Input */
 311         SOC_DOUBLE_R("PGA Capture Volume", LADC_VOL, RADC_VOL, 0, 119, 0),
 312         SOC_DOUBLE_R("PGA Capture Switch", LADC_VOL, RADC_VOL, 7, 0x01, 1),
 313
 314         SOC_ENUM("ADC HPF Cut-off", aic3x_enum[ADC_HPF_ENUM]),
 315 };
 316
 317 /* Left DAC Mux */
 318 static const struct snd_kcontrol_new aic3x_left_dac_mux_controls =
 319 SOC_DAPM_ENUM("Route", aic3x_enum[LDAC_ENUM]);
 320
 321 /* Right DAC Mux */
 322 static const struct snd_kcontrol_new aic3x_right_dac_mux_controls =
 323 SOC_DAPM_ENUM("Route", aic3x_enum[RDAC_ENUM]);
 324
 325 /* Left HPCOM Mux */
 326 static const struct snd_kcontrol_new aic3x_left_hpcom_mux_controls =
 327 SOC_DAPM_ENUM("Route", aic3x_enum[LHPCOM_ENUM]);
 328
 329 /* Right HPCOM Mux */
 330 static const struct snd_kcontrol_new aic3x_right_hpcom_mux_controls =
 331 SOC_DAPM_ENUM("Route", aic3x_enum[RHPCOM_ENUM]);
 332
 333 /* Left DAC_L1 Mixer */
 334 static const struct snd_kcontrol_new aic3x_left_dac_mixer_controls[] = {
 335         SOC_DAPM_SINGLE("LineL Switch", DACL1_2_LLOPM_VOL, 7, 1, 0),
 336         SOC_DAPM_SINGLE("LineR Switch", DACL1_2_RLOPM_VOL, 7, 1, 0),
 337         SOC_DAPM_SINGLE("Mono Switch", DACL1_2_MONOLOPM_VOL, 7, 1, 0),
 338         SOC_DAPM_SINGLE("HP Switch", DACL1_2_HPLOUT_VOL, 7, 1, 0),
 339         SOC_DAPM_SINGLE("HPCOM Switch", DACL1_2_HPLCOM_VOL, 7, 1, 0),
 340 };
 341
 342 /* Right DAC_R1 Mixer */
 343 static const struct snd_kcontrol_new aic3x_right_dac_mixer_controls[] = {
 344         SOC_DAPM_SINGLE("LineL Switch", DACR1_2_LLOPM_VOL, 7, 1, 0),
 345         SOC_DAPM_SINGLE("LineR Switch", DACR1_2_RLOPM_VOL, 7, 1, 0),
 346         SOC_DAPM_SINGLE("Mono Switch", DACR1_2_MONOLOPM_VOL, 7, 1, 0),
 347         SOC_DAPM_SINGLE("HP Switch", DACR1_2_HPROUT_VOL, 7, 1, 0),
 348         SOC_DAPM_SINGLE("HPCOM Switch", DACR1_2_HPRCOM_VOL, 7, 1, 0),
 349 };
 350
 351 /* Left PGA Mixer */
 352 static const struct snd_kcontrol_new aic3x_left_pga_mixer_controls[] = {
 353         SOC_DAPM_SINGLE_AIC3X("Line1L Switch", LINE1L_2_LADC_CTRL, 3, 1, 1),
 354         SOC_DAPM_SINGLE_AIC3X("Line1R Switch", LINE1R_2_LADC_CTRL, 3, 1, 1),
 355         SOC_DAPM_SINGLE_AIC3X("Line2L Switch", LINE2L_2_LADC_CTRL, 3, 1, 1),
 356         SOC_DAPM_SINGLE_AIC3X("Mic3L Switch", MIC3LR_2_LADC_CTRL, 4, 1, 1),
 357         SOC_DAPM_SINGLE_AIC3X("Mic3R Switch", MIC3LR_2_LADC_CTRL, 0, 1, 1),
 358 };
 359
 360 /* Right PGA Mixer */
 361 static const struct snd_kcontrol_new aic3x_right_pga_mixer_controls[] = {
 362         SOC_DAPM_SINGLE_AIC3X("Line1R Switch", LINE1R_2_RADC_CTRL, 3, 1, 1),
 363         SOC_DAPM_SINGLE_AIC3X("Line1L Switch", LINE1L_2_RADC_CTRL, 3, 1, 1),
 364         SOC_DAPM_SINGLE_AIC3X("Line2R Switch", LINE2R_2_RADC_CTRL, 3, 1, 1),
 365         SOC_DAPM_SINGLE_AIC3X("Mic3L Switch", MIC3LR_2_RADC_CTRL, 4, 1, 1),
 366         SOC_DAPM_SINGLE_AIC3X("Mic3R Switch", MIC3LR_2_RADC_CTRL, 0, 1, 1),
 367 };
 368
 369 /* Left Line1 Mux */
 370 static const struct snd_kcontrol_new aic3x_left_line1_mux_controls =
 371 SOC_DAPM_ENUM("Route", aic3x_enum[LINE1L_ENUM]);
 372
 373 /* Right Line1 Mux */
 374 static const struct snd_kcontrol_new aic3x_right_line1_mux_controls =
 375 SOC_DAPM_ENUM("Route", aic3x_enum[LINE1R_ENUM]);
 376
 377 /* Left Line2 Mux */
 378 static const struct snd_kcontrol_new aic3x_left_line2_mux_controls =
 379 SOC_DAPM_ENUM("Route", aic3x_enum[LINE2L_ENUM]);
 380
 381 /* Right Line2 Mux */
 382 static const struct snd_kcontrol_new aic3x_right_line2_mux_controls =
 383 SOC_DAPM_ENUM("Route", aic3x_enum[LINE2R_ENUM]);
 384
 385 /* Left PGA Bypass Mixer */
 386 static const struct snd_kcontrol_new aic3x_left_pga_bp_mixer_controls[] = {
 387         SOC_DAPM_SINGLE("LineL Switch", PGAL_2_LLOPM_VOL, 7, 1, 0),
 388         SOC_DAPM_SINGLE("LineR Switch", PGAL_2_RLOPM_VOL, 7, 1, 0),
 389         SOC_DAPM_SINGLE("Mono Switch", PGAL_2_MONOLOPM_VOL, 7, 1, 0),
 390         SOC_DAPM_SINGLE("HPL Switch", PGAL_2_HPLOUT_VOL, 7, 1, 0),
 391         SOC_DAPM_SINGLE("HPR Switch", PGAL_2_HPROUT_VOL, 7, 1, 0),
 392         SOC_DAPM_SINGLE("HPLCOM Switch", PGAL_2_HPLCOM_VOL, 7, 1, 0),
 393         SOC_DAPM_SINGLE("HPRCOM Switch", PGAL_2_HPRCOM_VOL, 7, 1, 0),
 394 };
 395
 396 /* Right PGA Bypass Mixer */
 397 static const struct snd_kcontrol_new aic3x_right_pga_bp_mixer_controls[] = {
 398         SOC_DAPM_SINGLE("LineL Switch", PGAR_2_LLOPM_VOL, 7, 1, 0),
 399         SOC_DAPM_SINGLE("LineR Switch", PGAR_2_RLOPM_VOL, 7, 1, 0),
 400         SOC_DAPM_SINGLE("Mono Switch", PGAR_2_MONOLOPM_VOL, 7, 1, 0),
 401         SOC_DAPM_SINGLE("HPL Switch", PGAR_2_HPLOUT_VOL, 7, 1, 0),
 402         SOC_DAPM_SINGLE("HPR Switch", PGAR_2_HPROUT_VOL, 7, 1, 0),
 403         SOC_DAPM_SINGLE("HPLCOM Switch", PGAR_2_HPLCOM_VOL, 7, 1, 0),
 404         SOC_DAPM_SINGLE("HPRCOM Switch", PGAR_2_HPRCOM_VOL, 7, 1, 0),
 405 };
 406
 407 /* Left Line2 Bypass Mixer */
 408 static const struct snd_kcontrol_new aic3x_left_line2_bp_mixer_controls[] = {
 409         SOC_DAPM_SINGLE("LineL Switch", LINE2L_2_LLOPM_VOL, 7, 1, 0),
 410         SOC_DAPM_SINGLE("LineR Switch", LINE2L_2_RLOPM_VOL, 7, 1, 0),
 411         SOC_DAPM_SINGLE("Mono Switch", LINE2L_2_MONOLOPM_VOL, 7, 1, 0),
 412         SOC_DAPM_SINGLE("HP Switch", LINE2L_2_HPLOUT_VOL, 7, 1, 0),
 413         SOC_DAPM_SINGLE("HPLCOM Switch", LINE2L_2_HPLCOM_VOL, 7, 1, 0),
 414 };
 415
 416 /* Right Line2 Bypass Mixer */
 417 static const struct snd_kcontrol_new aic3x_right_line2_bp_mixer_controls[] = {
 418         SOC_DAPM_SINGLE("LineL Switch", LINE2R_2_LLOPM_VOL, 7, 1, 0),
 419         SOC_DAPM_SINGLE("LineR Switch", LINE2R_2_RLOPM_VOL, 7, 1, 0),
 420         SOC_DAPM_SINGLE("Mono Switch", LINE2R_2_MONOLOPM_VOL, 7, 1, 0),
 421         SOC_DAPM_SINGLE("HP Switch", LINE2R_2_HPROUT_VOL, 7, 1, 0),
 422         SOC_DAPM_SINGLE("HPRCOM Switch", LINE2R_2_HPRCOM_VOL, 7, 1, 0),
 423 };
 424
 425 static const struct snd_soc_dapm_widget aic3x_dapm_widgets[] = {
 426         /* Left DAC to Left Outputs */
 427         SND_SOC_DAPM_DAC("Left DAC", "Left Playback", DAC_PWR, 7, 0),
 428         SND_SOC_DAPM_MUX("Left DAC Mux", SND_SOC_NOPM, 0, 0,
 429                          &aic3x_left_dac_mux_controls),
 430         SND_SOC_DAPM_MIXER("Left DAC_L1 Mixer", SND_SOC_NOPM, 0, 0,
 431                            &aic3x_left_dac_mixer_controls[0],
 432                            ARRAY_SIZE(aic3x_left_dac_mixer_controls)),
 433         SND_SOC_DAPM_MUX("Left HPCOM Mux", SND_SOC_NOPM, 0, 0,
 434                          &aic3x_left_hpcom_mux_controls),
 435         SND_SOC_DAPM_PGA("Left Line Out", LLOPM_CTRL, 0, 0, NULL, 0),
 436         SND_SOC_DAPM_PGA("Left HP Out", HPLOUT_CTRL, 0, 0, NULL, 0),
 437         SND_SOC_DAPM_PGA("Left HP Com", HPLCOM_CTRL, 0, 0, NULL, 0),
 438
 439         /* Right DAC to Right Outputs */
 440         SND_SOC_DAPM_DAC("Right DAC", "Right Playback", DAC_PWR, 6, 0),
 441         SND_SOC_DAPM_MUX("Right DAC Mux", SND_SOC_NOPM, 0, 0,
 442                          &aic3x_right_dac_mux_controls),
 443         SND_SOC_DAPM_MIXER("Right DAC_R1 Mixer", SND_SOC_NOPM, 0, 0,
 444                            &aic3x_right_dac_mixer_controls[0],
 445                            ARRAY_SIZE(aic3x_right_dac_mixer_controls)),
 446         SND_SOC_DAPM_MUX("Right HPCOM Mux", SND_SOC_NOPM, 0, 0,
 447                          &aic3x_right_hpcom_mux_controls),
 448         SND_SOC_DAPM_PGA("Right Line Out", RLOPM_CTRL, 0, 0, NULL, 0),
 449         SND_SOC_DAPM_PGA("Right HP Out", HPROUT_CTRL, 0, 0, NULL, 0),
 450         SND_SOC_DAPM_PGA("Right HP Com", HPRCOM_CTRL, 0, 0, NULL, 0),
 451
 452         /* Mono Output */
 453         SND_SOC_DAPM_PGA("Mono Out", MONOLOPM_CTRL, 0, 0, NULL, 0),
 454
 455         /* Inputs to Left ADC */
 456         SND_SOC_DAPM_ADC("Left ADC", "Left Capture", LINE1L_2_LADC_CTRL, 2, 0),
 457         SND_SOC_DAPM_MIXER("Left PGA Mixer", SND_SOC_NOPM, 0, 0,
 458                            &aic3x_left_pga_mixer_controls[0],
 459                            ARRAY_SIZE(aic3x_left_pga_mixer_controls)),
 460         SND_SOC_DAPM_MUX("Left Line1L Mux", SND_SOC_NOPM, 0, 0,
 461                          &aic3x_left_line1_mux_controls),
 462         SND_SOC_DAPM_MUX("Left Line1R Mux", SND_SOC_NOPM, 0, 0,
 463                          &aic3x_left_line1_mux_controls),
 464         SND_SOC_DAPM_MUX("Left Line2L Mux", SND_SOC_NOPM, 0, 0,
 465                          &aic3x_left_line2_mux_controls),
 466
 467         /* Inputs to Right ADC */
 468         SND_SOC_DAPM_ADC("Right ADC", "Right Capture",
 469                          LINE1R_2_RADC_CTRL, 2, 0),
 470         SND_SOC_DAPM_MIXER("Right PGA Mixer", SND_SOC_NOPM, 0, 0,
 471                            &aic3x_right_pga_mixer_controls[0],
 472                            ARRAY_SIZE(aic3x_right_pga_mixer_controls)),
 473         SND_SOC_DAPM_MUX("Right Line1L Mux", SND_SOC_NOPM, 0, 0,
 474                          &aic3x_right_line1_mux_controls),
 475         SND_SOC_DAPM_MUX("Right Line1R Mux", SND_SOC_NOPM, 0, 0,
 476                          &aic3x_right_line1_mux_controls),
 477         SND_SOC_DAPM_MUX("Right Line2R Mux", SND_SOC_NOPM, 0, 0,
 478                          &aic3x_right_line2_mux_controls),
 479
 480         /*
 481          * Not a real mic bias widget but similar function. This is for dynamic
 482          * control of GPIO1 digital mic modulator clock output function when
 483          * using digital mic.
 484          */
 485         SND_SOC_DAPM_REG(snd_soc_dapm_micbias, "GPIO1 dmic modclk",
 486                          AIC3X_GPIO1_REG, 4, 0xf,
 487                          AIC3X_GPIO1_FUNC_DIGITAL_MIC_MODCLK,
 488                          AIC3X_GPIO1_FUNC_DISABLED),
 489
 490         /*
 491          * Also similar function like mic bias. Selects digital mic with
 492          * configurable oversampling rate instead of ADC converter.
 493          */
 494         SND_SOC_DAPM_REG(snd_soc_dapm_micbias, "DMic Rate 128",
 495                          AIC3X_ASD_INTF_CTRLA, 0, 3, 1, 0),
 496         SND_SOC_DAPM_REG(snd_soc_dapm_micbias, "DMic Rate 64",
 497                          AIC3X_ASD_INTF_CTRLA, 0, 3, 2, 0),
 498         SND_SOC_DAPM_REG(snd_soc_dapm_micbias, "DMic Rate 32",
 499                          AIC3X_ASD_INTF_CTRLA, 0, 3, 3, 0),
 500
 501         /* Mic Bias */
 502         SND_SOC_DAPM_REG(snd_soc_dapm_micbias, "Mic Bias 2V",
 503                          MICBIAS_CTRL, 6, 3, 1, 0),
 504         SND_SOC_DAPM_REG(snd_soc_dapm_micbias, "Mic Bias 2.5V",
 505                          MICBIAS_CTRL, 6, 3, 2, 0),
 506         SND_SOC_DAPM_REG(snd_soc_dapm_micbias, "Mic Bias AVDD",
 507                          MICBIAS_CTRL, 6, 3, 3, 0),
 508
 509         /* Left PGA to Left Output bypass */
 510         SND_SOC_DAPM_MIXER("Left PGA Bypass Mixer", SND_SOC_NOPM, 0, 0,
 511                            &aic3x_left_pga_bp_mixer_controls[0],
 512                            ARRAY_SIZE(aic3x_left_pga_bp_mixer_controls)),
 513
 514         /* Right PGA to Right Output bypass */
 515         SND_SOC_DAPM_MIXER("Right PGA Bypass Mixer", SND_SOC_NOPM, 0, 0,
 516                            &aic3x_right_pga_bp_mixer_controls[0],
 517                            ARRAY_SIZE(aic3x_right_pga_bp_mixer_controls)),
 518
 519         /* Left Line2 to Left Output bypass */
 520         SND_SOC_DAPM_MIXER("Left Line2 Bypass Mixer", SND_SOC_NOPM, 0, 0,
 521                            &aic3x_left_line2_bp_mixer_controls[0],
 522                            ARRAY_SIZE(aic3x_left_line2_bp_mixer_controls)),
 523
 524         /* Right Line2 to Right Output bypass */
 525         SND_SOC_DAPM_MIXER("Right Line2 Bypass Mixer", SND_SOC_NOPM, 0, 0,
 526                            &aic3x_right_line2_bp_mixer_controls[0],
 527                            ARRAY_SIZE(aic3x_right_line2_bp_mixer_controls)),
 528
 529         SND_SOC_DAPM_OUTPUT("LLOUT"),
 530         SND_SOC_DAPM_OUTPUT("RLOUT"),
 531         SND_SOC_DAPM_OUTPUT("MONO_LOUT"),
 532         SND_SOC_DAPM_OUTPUT("HPLOUT"),
 533         SND_SOC_DAPM_OUTPUT("HPROUT"),
 534         SND_SOC_DAPM_OUTPUT("HPLCOM"),
 535         SND_SOC_DAPM_OUTPUT("HPRCOM"),
 536
 537         SND_SOC_DAPM_INPUT("MIC3L"),
 538         SND_SOC_DAPM_INPUT("MIC3R"),
 539         SND_SOC_DAPM_INPUT("LINE1L"),
 540         SND_SOC_DAPM_INPUT("LINE1R"),
 541         SND_SOC_DAPM_INPUT("LINE2L"),
 542         SND_SOC_DAPM_INPUT("LINE2R"),
 543 };
 544
 545 static const struct snd_soc_dapm_route intercon[] = {
 546         /* Left Output */
 547         {"Left DAC Mux", "DAC_L1", "Left DAC"},
 548         {"Left DAC Mux", "DAC_L2", "Left DAC"},
 549         {"Left DAC Mux", "DAC_L3", "Left DAC"},
 550
 551         {"Left DAC_L1 Mixer", "LineL Switch", "Left DAC Mux"},
 552         {"Left DAC_L1 Mixer", "LineR Switch", "Left DAC Mux"},
 553         {"Left DAC_L1 Mixer", "Mono Switch", "Left DAC Mux"},
 554         {"Left DAC_L1 Mixer", "HP Switch", "Left DAC Mux"},
 555         {"Left DAC_L1 Mixer", "HPCOM Switch", "Left DAC Mux"},
 556         {"Left Line Out", NULL, "Left DAC Mux"},
 557         {"Left HP Out", NULL, "Left DAC Mux"},
 558
 559         {"Left HPCOM Mux", "differential of HPLOUT", "Left DAC_L1 Mixer"},
 560         {"Left HPCOM Mux", "constant VCM", "Left DAC_L1 Mixer"},
 561         {"Left HPCOM Mux", "single-ended", "Left DAC_L1 Mixer"},
 562
 563         {"Left Line Out", NULL, "Left DAC_L1 Mixer"},
 564         {"Mono Out", NULL, "Left DAC_L1 Mixer"},
 565         {"Left HP Out", NULL, "Left DAC_L1 Mixer"},
 566         {"Left HP Com", NULL, "Left HPCOM Mux"},
 567
 568         {"LLOUT", NULL, "Left Line Out"},
 569         {"LLOUT", NULL, "Left Line Out"},
 570         {"HPLOUT", NULL, "Left HP Out"},
 571         {"HPLCOM", NULL, "Left HP Com"},
 572
 573         /* Right Output */
 574         {"Right DAC Mux", "DAC_R1", "Right DAC"},
 575         {"Right DAC Mux", "DAC_R2", "Right DAC"},
 576         {"Right DAC Mux", "DAC_R3", "Right DAC"},
 577
 578         {"Right DAC_R1 Mixer", "LineL Switch", "Right DAC Mux"},
 579         {"Right DAC_R1 Mixer", "LineR Switch", "Right DAC Mux"},
 580         {"Right DAC_R1 Mixer", "Mono Switch", "Right DAC Mux"},
 581         {"Right DAC_R1 Mixer", "HP Switch", "Right DAC Mux"},
 582         {"Right DAC_R1 Mixer", "HPCOM Switch", "Right DAC Mux"},
 583         {"Right Line Out", NULL, "Right DAC Mux"},
 584         {"Right HP Out", NULL, "Right DAC Mux"},
 585
 586         {"Right HPCOM Mux", "differential of HPROUT", "Right DAC_R1 Mixer"},
 587         {"Right HPCOM Mux", "constant VCM", "Right DAC_R1 Mixer"},
 588         {"Right HPCOM Mux", "single-ended", "Right DAC_R1 Mixer"},
 589         {"Right HPCOM Mux", "differential of HPLCOM", "Right DAC_R1 Mixer"},
 590         {"Right HPCOM Mux", "external feedback", "Right DAC_R1 Mixer"},
 591
 592         {"Right Line Out", NULL, "Right DAC_R1 Mixer"},
 593         {"Mono Out", NULL, "Right DAC_R1 Mixer"},
 594         {"Right HP Out", NULL, "Right DAC_R1 Mixer"},
 595         {"Right HP Com", NULL, "Right HPCOM Mux"},
 596
 597         {"RLOUT", NULL, "Right Line Out"},
 598         {"RLOUT", NULL, "Right Line Out"},
 599         {"HPROUT", NULL, "Right HP Out"},
 600         {"HPRCOM", NULL, "Right HP Com"},
 601
 602         /* Mono Output */
 603         {"MONO_LOUT", NULL, "Mono Out"},
 604         {"MONO_LOUT", NULL, "Mono Out"},
 605
 606         /* Left Input */
 607         {"Left Line1L Mux", "single-ended", "LINE1L"},
 608         {"Left Line1L Mux", "differential", "LINE1L"},
 609
 610         {"Left Line2L Mux", "single-ended", "LINE2L"},
 611         {"Left Line2L Mux", "differential", "LINE2L"},
 612
 613         {"Left PGA Mixer", "Line1L Switch", "Left Line1L Mux"},
 614         {"Left PGA Mixer", "Line1R Switch", "Left Line1R Mux"},
 615         {"Left PGA Mixer", "Line2L Switch", "Left Line2L Mux"},
 616         {"Left PGA Mixer", "Mic3L Switch", "MIC3L"},
 617         {"Left PGA Mixer", "Mic3R Switch", "MIC3R"},
 618
 619         {"Left ADC", NULL, "Left PGA Mixer"},
 620         {"Left ADC", NULL, "GPIO1 dmic modclk"},
 621
 622         /* Right Input */
 623         {"Right Line1R Mux", "single-ended", "LINE1R"},
 624         {"Right Line1R Mux", "differential", "LINE1R"},
 625
 626         {"Right Line2R Mux", "single-ended", "LINE2R"},
 627         {"Right Line2R Mux", "differential", "LINE2R"},
 628
 629         {"Right PGA Mixer", "Line1L Switch", "Right Line1L Mux"},
 630         {"Right PGA Mixer", "Line1R Switch", "Right Line1R Mux"},
 631         {"Right PGA Mixer", "Line2R Switch", "Right Line2R Mux"},
 632         {"Right PGA Mixer", "Mic3L Switch", "MIC3L"},
 633         {"Right PGA Mixer", "Mic3R Switch", "MIC3R"},
 634
 635         {"Right ADC", NULL, "Right PGA Mixer"},
 636         {"Right ADC", NULL, "GPIO1 dmic modclk"},
 637
 638         /* Left PGA Bypass */
 639         {"Left PGA Bypass Mixer", "LineL Switch", "Left PGA Mixer"},
 640         {"Left PGA Bypass Mixer", "LineR Switch", "Left PGA Mixer"},
 641         {"Left PGA Bypass Mixer", "Mono Switch", "Left PGA Mixer"},
 642         {"Left PGA Bypass Mixer", "HPL Switch", "Left PGA Mixer"},
 643         {"Left PGA Bypass Mixer", "HPR Switch", "Left PGA Mixer"},
 644         {"Left PGA Bypass Mixer", "HPLCOM Switch", "Left PGA Mixer"},
 645         {"Left PGA Bypass Mixer", "HPRCOM Switch", "Left PGA Mixer"},
 646
 647         {"Left HPCOM Mux", "differential of HPLOUT", "Left PGA Bypass Mixer"},
 648         {"Left HPCOM Mux", "constant VCM", "Left PGA Bypass Mixer"},
 649         {"Left HPCOM Mux", "single-ended", "Left PGA Bypass Mixer"},
 650
 651         {"Left Line Out", NULL, "Left PGA Bypass Mixer"},
 652         {"Mono Out", NULL, "Left PGA Bypass Mixer"},
 653         {"Left HP Out", NULL, "Left PGA Bypass Mixer"},
 654
 655         /* Right PGA Bypass */
 656         {"Right PGA Bypass Mixer", "LineL Switch", "Right PGA Mixer"},
 657         {"Right PGA Bypass Mixer", "LineR Switch", "Right PGA Mixer"},
 658         {"Right PGA Bypass Mixer", "Mono Switch", "Right PGA Mixer"},
 659         {"Right PGA Bypass Mixer", "HPL Switch", "Right PGA Mixer"},
 660         {"Right PGA Bypass Mixer", "HPR Switch", "Right PGA Mixer"},
 661         {"Right PGA Bypass Mixer", "HPLCOM Switch", "Right PGA Mixer"},
 662         {"Right PGA Bypass Mixer", "HPRCOM Switch", "Right PGA Mixer"},
 663
 664         {"Right HPCOM Mux", "differential of HPROUT", "Right PGA Bypass Mixer"},
 665         {"Right HPCOM Mux", "constant VCM", "Right PGA Bypass Mixer"},
 666         {"Right HPCOM Mux", "single-ended", "Right PGA Bypass Mixer"},
 667         {"Right HPCOM Mux", "differential of HPLCOM", "Right PGA Bypass Mixer"},
 668         {"Right HPCOM Mux", "external feedback", "Right PGA Bypass Mixer"},
 669
 670         {"Right Line Out", NULL, "Right PGA Bypass Mixer"},
 671         {"Mono Out", NULL, "Right PGA Bypass Mixer"},
 672         {"Right HP Out", NULL, "Right PGA Bypass Mixer"},
 673
 674         /* Left Line2 Bypass */
 675         {"Left Line2 Bypass Mixer", "LineL Switch", "Left Line2L Mux"},
 676         {"Left Line2 Bypass Mixer", "LineR Switch", "Left Line2L Mux"},
 677         {"Left Line2 Bypass Mixer", "Mono Switch", "Left Line2L Mux"},
 678         {"Left Line2 Bypass Mixer", "HP Switch", "Left Line2L Mux"},
 679         {"Left Line2 Bypass Mixer", "HPLCOM Switch", "Left Line2L Mux"},
 680
 681         {"Left HPCOM Mux", "differential of HPLOUT", "Left Line2 Bypass Mixer"},
 682         {"Left HPCOM Mux", "constant VCM", "Left Line2 Bypass Mixer"},
 683         {"Left HPCOM Mux", "single-ended", "Left Line2 Bypass Mixer"},
 684
 685         {"Left Line Out", NULL, "Left Line2 Bypass Mixer"},
 686         {"Mono Out", NULL, "Left Line2 Bypass Mixer"},
 687         {"Left HP Out", NULL, "Left Line2 Bypass Mixer"},
 688
 689         /* Right Line2 Bypass */
 690         {"Right Line2 Bypass Mixer", "LineL Switch", "Right Line2R Mux"},
 691         {"Right Line2 Bypass Mixer", "LineR Switch", "Right Line2R Mux"},
 692         {"Right Line2 Bypass Mixer", "Mono Switch", "Right Line2R Mux"},
 693         {"Right Line2 Bypass Mixer", "HP Switch", "Right Line2R Mux"},
 694         {"Right Line2 Bypass Mixer", "HPRCOM Switch", "Right Line2R Mux"},
 695
 696         {"Right HPCOM Mux", "differential of HPROUT", "Right Line2 Bypass Mixer"},
 697         {"Right HPCOM Mux", "constant VCM", "Right Line2 Bypass Mixer"},
 698         {"Right HPCOM Mux", "single-ended", "Right Line2 Bypass Mixer"},
 699         {"Right HPCOM Mux", "differential of HPLCOM", "Right Line2 Bypass Mixer"},
 700         {"Right HPCOM Mux", "external feedback", "Right Line2 Bypass Mixer"},
 701
 702         {"Right Line Out", NULL, "Right Line2 Bypass Mixer"},
 703         {"Mono Out", NULL, "Right Line2 Bypass Mixer"},
 704         {"Right HP Out", NULL, "Right Line2 Bypass Mixer"},
 705
 706         /*
 707          * Logical path between digital mic enable and GPIO1 modulator clock
 708          * output function
 709          */
 710         {"GPIO1 dmic modclk", NULL, "DMic Rate 128"},
 711         {"GPIO1 dmic modclk", NULL, "DMic Rate 64"},
 712         {"GPIO1 dmic modclk", NULL, "DMic Rate 32"},
 713 };
 714
 715 static int aic3x_add_widgets(struct snd_soc_codec *codec)
 716 {
 717         snd_soc_dapm_new_controls(codec, aic3x_dapm_widgets,
 718                                   ARRAY_SIZE(aic3x_dapm_widgets));
 719
 720         /* set up audio path interconnects */
 721         snd_soc_dapm_add_routes(codec, intercon, ARRAY_SIZE(intercon));
 722
 723         snd_soc_dapm_new_widgets(codec);
 724         return 0;
 725 }
 726
 727 static int aic3x_hw_params(struct snd_pcm_substream *substream,
 728                            struct snd_pcm_hw_params *params,
 729                            struct snd_soc_dai *dai)
 730 {
 731         struct snd_soc_pcm_runtime *rtd = substream->private_data;
 732         struct snd_soc_device *socdev = rtd->socdev;
 733         struct snd_soc_codec *codec = socdev->card->codec;
 734         struct aic3x_priv *aic3x = codec->private_data;
 735         int codec_clk = 0, bypass_pll = 0, fsref, last_clk = 0;
 736         u8 data, r, p, pll_q, pll_p = 1, pll_r = 1, pll_j = 1;
 737         u16 pll_d = 1;
 738
 739         /* select data word length */
 740         data =
 741             aic3x_read_reg_cache(codec, AIC3X_ASD_INTF_CTRLB) & (~(0x3 << 4));
 742         switch (params_format(params)) {
 743         case SNDRV_PCM_FORMAT_S16_LE:
 744                 break;
 745         case SNDRV_PCM_FORMAT_S20_3LE:
 746                 data |= (0x01 << 4);
 747                 break;
 748         case SNDRV_PCM_FORMAT_S24_LE:
 749                 data |= (0x02 << 4);
 750                 break;
 751         case SNDRV_PCM_FORMAT_S32_LE:
 752                 data |= (0x03 << 4);
 753                 break;
 754         }
 755         aic3x_write(codec, AIC3X_ASD_INTF_CTRLB, data);
 756
 757         /* Fsref can be 44100 or 48000 */
 758         fsref = (params_rate(params) % 11025 == 0) ? 44100 : 48000;
 759
 760         /* Try to find a value for Q which allows us to bypass the PLL and
 761          * generate CODEC_CLK directly. */
 762         for (pll_q = 2; pll_q < 18; pll_q++)
 763                 if (aic3x->sysclk / (128 * pll_q) == fsref) {
 764                         bypass_pll = 1;
 765                         break;
 766                 }
 767
 768         if (bypass_pll) {
 769                 pll_q &= 0xf;
 770                 aic3x_write(codec, AIC3X_PLL_PROGA_REG, pll_q << PLLQ_SHIFT);
 771                 aic3x_write(codec, AIC3X_GPIOB_REG, CODEC_CLKIN_CLKDIV);
 772         } else
 773                 aic3x_write(codec, AIC3X_GPIOB_REG, CODEC_CLKIN_PLLDIV);
 774
 775         /* Route Left DAC to left channel input and
 776          * right DAC to right channel input */
 777         data = (LDAC2LCH | RDAC2RCH);
 778         data |= (fsref == 44100) ? FSREF_44100 : FSREF_48000;
 779         if (params_rate(params) >= 64000)
 780                 data |= DUAL_RATE_MODE;
 781         aic3x_write(codec, AIC3X_CODEC_DATAPATH_REG, data);
 782
 783         /* codec sample rate select */
 784         data = (fsref * 20) / params_rate(params);
 785         if (params_rate(params) < 64000)
 786                 data /= 2;
 787         data /= 5;
 788         data -= 2;
 789         data |= (data << 4);
 790         aic3x_write(codec, AIC3X_SAMPLE_RATE_SEL_REG, data);
 791
 792         if (bypass_pll)
 793                 return 0;
 794
 795         /* Use PLL
 796          * find an apropriate setup for j, d, r and p by iterating over
 797          * p and r - j and d are calculated for each fraction.
 798          * Up to 128 values are probed, the closest one wins the game.
 799          * The sysclk is divided by 1000 to prevent integer overflows.
 800          */
 801         codec_clk = (2048 * fsref) / (aic3x->sysclk / 1000);
 802
 803         for (r = 1; r <= 16; r++)
 804                 for (p = 1; p <= 8; p++) {
 805                         int clk, tmp = (codec_clk * pll_r * 10) / pll_p;
 806                         u8 j = tmp / 10000;
 807                         u16 d = tmp % 10000;
 808
 809                         if (j > 63)
 810                                 continue;
 811
 812                         if (d != 0 && aic3x->sysclk < 10000000)
 813                                 continue;
 814
 815                         /* This is actually 1000 * ((j + (d/10000)) * r) / p
 816                          * The term had to be converted to get rid of the
 817                          * division by 10000 */
 818                         clk = ((10000 * j * r) + (d * r)) / (10 * p);
 819
 820                         /* check whether this values get closer than the best
 821                          * ones we had before */
 822                         if (abs(codec_clk - clk) < abs(codec_clk - last_clk)) {
 823                                 pll_j = j; pll_d = d; pll_r = r; pll_p = p;
 824                                 last_clk = clk;
 825                         }
 826
 827                         /* Early exit for exact matches */
 828                         if (clk == codec_clk)
 829                                 break;
 830                 }
 831
 832         if (last_clk == 0) {
 833                 printk(KERN_ERR "%s(): unable to setup PLL\n", __func__);
 834                 return -EINVAL;
 835         }
 836
 837         data = aic3x_read_reg_cache(codec, AIC3X_PLL_PROGA_REG);
 838         aic3x_write(codec, AIC3X_PLL_PROGA_REG, data | (pll_p << PLLP_SHIFT));
 839         aic3x_write(codec, AIC3X_OVRF_STATUS_AND_PLLR_REG, pll_r << PLLR_SHIFT);
 840         aic3x_write(codec, AIC3X_PLL_PROGB_REG, pll_j << PLLJ_SHIFT);
 841         aic3x_write(codec, AIC3X_PLL_PROGC_REG, (pll_d >> 6) << PLLD_MSB_SHIFT);
 842         aic3x_write(codec, AIC3X_PLL_PROGD_REG,
 843                     (pll_d & 0x3F) << PLLD_LSB_SHIFT);
 844
 845         return 0;
 846 }
 847
 848 static int aic3x_mute(struct snd_soc_dai *dai, int mute)
 849 {
 850         struct snd_soc_codec *codec = dai->codec;
 851         u8 ldac_reg = aic3x_read_reg_cache(codec, LDAC_VOL) & ~MUTE_ON;
 852         u8 rdac_reg = aic3x_read_reg_cache(codec, RDAC_VOL) & ~MUTE_ON;
 853
 854         if (mute) {
 855                 aic3x_write(codec, LDAC_VOL, ldac_reg | MUTE_ON);
 856                 aic3x_write(codec, RDAC_VOL, rdac_reg | MUTE_ON);
 857         } else {
 858                 aic3x_write(codec, LDAC_VOL, ldac_reg);
 859                 aic3x_write(codec, RDAC_VOL, rdac_reg);
 860         }
 861
 862         return 0;
 863 }
 864
 865 static int aic3x_set_dai_sysclk(struct snd_soc_dai *codec_dai,
 866                                 int clk_id, unsigned int freq, int dir)
 867 {
 868         struct snd_soc_codec *codec = codec_dai->codec;
 869         struct aic3x_priv *aic3x = codec->private_data;
 870
 871         aic3x->sysclk = freq;
 872         return 0;
 873 }
 874
 875 static int aic3x_set_dai_fmt(struct snd_soc_dai *codec_dai,
 876                              unsigned int fmt)
 877 {
 878         struct snd_soc_codec *codec = codec_dai->codec;
 879         struct aic3x_priv *aic3x = codec->private_data;
 880         u8 iface_areg, iface_breg;
 881         int delay = 0;
 882
 883         iface_areg = aic3x_read_reg_cache(codec, AIC3X_ASD_INTF_CTRLA) & 0x3f;
 884         iface_breg = aic3x_read_reg_cache(codec, AIC3X_ASD_INTF_CTRLB) & 0x3f;
 885
 886         /* set master/slave audio interface */
 887         switch (fmt & SND_SOC_DAIFMT_MASTER_MASK) {
 888         case SND_SOC_DAIFMT_CBM_CFM:
 889                 aic3x->master = 1;
 890                 iface_areg |= BIT_CLK_MASTER | WORD_CLK_MASTER;
 891                 break;
 892         case SND_SOC_DAIFMT_CBS_CFS:
 893                 aic3x->master = 0;
 894                 break;
 895         default:
 896                 return -EINVAL;
 897         }
 898
 899         /*
 900          * match both interface format and signal polarities since they
 901          * are fixed
 902          */
 903         switch (fmt & (SND_SOC_DAIFMT_FORMAT_MASK |
 904                        SND_SOC_DAIFMT_INV_MASK)) {
 905         case (SND_SOC_DAIFMT_I2S | SND_SOC_DAIFMT_NB_NF):
 906                 break;
 907         case (SND_SOC_DAIFMT_DSP_A | SND_SOC_DAIFMT_IB_NF):
 908                 delay = 1;
 909         case (SND_SOC_DAIFMT_DSP_B | SND_SOC_DAIFMT_IB_NF):
 910                 iface_breg |= (0x01 << 6);
 911                 break;
 912         case (SND_SOC_DAIFMT_RIGHT_J | SND_SOC_DAIFMT_NB_NF):
 913                 iface_breg |= (0x02 << 6);
 914                 break;
 915         case (SND_SOC_DAIFMT_LEFT_J | SND_SOC_DAIFMT_NB_NF):
 916                 iface_breg |= (0x03 << 6);
 917                 break;
 918         default:
 919                 return -EINVAL;
 920         }
 921
 922         /* set iface */
 923         aic3x_write(codec, AIC3X_ASD_INTF_CTRLA, iface_areg);
 924         aic3x_write(codec, AIC3X_ASD_INTF_CTRLB, iface_breg);
 925         aic3x_write(codec, AIC3X_ASD_INTF_CTRLC, delay);
 926
 927         return 0;
 928 }
 929
 930 static int aic3x_set_bias_level(struct snd_soc_codec *codec,
 931                                 enum snd_soc_bias_level level)
 932 {
 933         struct aic3x_priv *aic3x = codec->private_data;
 934         u8 reg;
 935
 936         switch (level) {
 937         case SND_SOC_BIAS_ON:
 938                 /* all power is driven by DAPM system */
 939                 if (aic3x->master) {
 940                         /* enable pll */
 941                         reg = aic3x_read_reg_cache(codec, AIC3X_PLL_PROGA_REG);
 942                         aic3x_write(codec, AIC3X_PLL_PROGA_REG,
 943                                     reg | PLL_ENABLE);
 944                 }
 945                 break;
 946         case SND_SOC_BIAS_PREPARE:
 947                 break;
 948         case SND_SOC_BIAS_STANDBY:
 949                 /*
 950                  * all power is driven by DAPM system,
 951                  * so output power is safe if bypass was set
 952                  */
 953                 if (aic3x->master) {
 954                         /* disable pll */
 955                         reg = aic3x_read_reg_cache(codec, AIC3X_PLL_PROGA_REG);
 956                         aic3x_write(codec, AIC3X_PLL_PROGA_REG,
 957                                     reg & ~PLL_ENABLE);
 958                 }
 959                 break;
 960         case SND_SOC_BIAS_OFF:
 961                 /* force all power off */
 962                 reg = aic3x_read_reg_cache(codec, LINE1L_2_LADC_CTRL);
 963                 aic3x_write(codec, LINE1L_2_LADC_CTRL, reg & ~LADC_PWR_ON);
 964                 reg = aic3x_read_reg_cache(codec, LINE1R_2_RADC_CTRL);
 965                 aic3x_write(codec, LINE1R_2_RADC_CTRL, reg & ~RADC_PWR_ON);
 966
 967                 reg = aic3x_read_reg_cache(codec, DAC_PWR);
 968                 aic3x_write(codec, DAC_PWR, reg & ~(LDAC_PWR_ON | RDAC_PWR_ON));
 969
 970                 reg = aic3x_read_reg_cache(codec, HPLOUT_CTRL);
 971                 aic3x_write(codec, HPLOUT_CTRL, reg & ~HPLOUT_PWR_ON);
 972                 reg = aic3x_read_reg_cache(codec, HPROUT_CTRL);
 973                 aic3x_write(codec, HPROUT_CTRL, reg & ~HPROUT_PWR_ON);
 974
 975                 reg = aic3x_read_reg_cache(codec, HPLCOM_CTRL);
 976                 aic3x_write(codec, HPLCOM_CTRL, reg & ~HPLCOM_PWR_ON);
 977                 reg = aic3x_read_reg_cache(codec, HPRCOM_CTRL);
 978                 aic3x_write(codec, HPRCOM_CTRL, reg & ~HPRCOM_PWR_ON);
 979
 980                 reg = aic3x_read_reg_cache(codec, MONOLOPM_CTRL);
 981                 aic3x_write(codec, MONOLOPM_CTRL, reg & ~MONOLOPM_PWR_ON);
 982
 983                 reg = aic3x_read_reg_cache(codec, LLOPM_CTRL);
 984                 aic3x_write(codec, LLOPM_CTRL, reg & ~LLOPM_PWR_ON);
 985                 reg = aic3x_read_reg_cache(codec, RLOPM_CTRL);
 986                 aic3x_write(codec, RLOPM_CTRL, reg & ~RLOPM_PWR_ON);
 987
 988                 if (aic3x->master) {
 989                         /* disable pll */
 990                         reg = aic3x_read_reg_cache(codec, AIC3X_PLL_PROGA_REG);
 991                         aic3x_write(codec, AIC3X_PLL_PROGA_REG,
 992                                     reg & ~PLL_ENABLE);
 993                 }
 994                 break;
 995         }
 996         codec->bias_level = level;
 997
 998         return 0;
 999 }
1000
1001 void aic3x_set_gpio(struct snd_soc_codec *codec, int gpio, int state)
1002 {
1003         u8 reg = gpio ? AIC3X_GPIO2_REG : AIC3X_GPIO1_REG;
1004         u8 bit = gpio ? 3: 0;
1005         u8 val = aic3x_read_reg_cache(codec, reg) & ~(1 << bit);
1006         aic3x_write(codec, reg, val | (!!state << bit));
1007 }
1008 EXPORT_SYMBOL_GPL(aic3x_set_gpio);
1009
1010 int aic3x_get_gpio(struct snd_soc_codec *codec, int gpio)
1011 {
1012         u8 reg = gpio ? AIC3X_GPIO2_REG : AIC3X_GPIO1_REG;
1013         u8 val, bit = gpio ? 2: 1;
1014
1015         aic3x_read(codec, reg, &val);
1016         return (val >> bit) & 1;
1017 }
1018 EXPORT_SYMBOL_GPL(aic3x_get_gpio);
1019
1020 void aic3x_set_headset_detection(struct snd_soc_codec *codec, int detect,
1021                                  int headset_debounce, int button_debounce)
1022 {
1023         u8 val;
1024
1025         val = ((detect & AIC3X_HEADSET_DETECT_MASK)
1026                 << AIC3X_HEADSET_DETECT_SHIFT) |
1027               ((headset_debounce & AIC3X_HEADSET_DEBOUNCE_MASK)
1028                 << AIC3X_HEADSET_DEBOUNCE_SHIFT) |
1029               ((button_debounce & AIC3X_BUTTON_DEBOUNCE_MASK)
1030                 << AIC3X_BUTTON_DEBOUNCE_SHIFT);
1031
1032         if (detect & AIC3X_HEADSET_DETECT_MASK)
1033                 val |= AIC3X_HEADSET_DETECT_ENABLED;
1034
1035         aic3x_write(codec, AIC3X_HEADSET_DETECT_CTRL_A, val);
1036 }
1037 EXPORT_SYMBOL_GPL(aic3x_set_headset_detection);
1038
1039 int aic3x_headset_detected(struct snd_soc_codec *codec)
1040 {
1041         u8 val;
1042         aic3x_read(codec, AIC3X_HEADSET_DETECT_CTRL_B, &val);
1043         return (val >> 4) & 1;
1044 }
1045 EXPORT_SYMBOL_GPL(aic3x_headset_detected);
1046
1047 int aic3x_button_pressed(struct snd_soc_codec *codec)
1048 {
1049         u8 val;
1050         aic3x_read(codec, AIC3X_HEADSET_DETECT_CTRL_B, &val);
1051         return (val >> 5) & 1;
1052 }
1053 EXPORT_SYMBOL_GPL(aic3x_button_pressed);
1054
1055 #define AIC3X_RATES     SNDRV_PCM_RATE_8000_96000
1056 #define AIC3X_FORMATS   (SNDRV_PCM_FMTBIT_S16_LE | SNDRV_PCM_FMTBIT_S20_3LE | \
1057                          SNDRV_PCM_FMTBIT_S24_3LE | SNDRV_PCM_FMTBIT_S32_LE)
1058
1059 struct snd_soc_dai aic3x_dai = {
1060         .name = "tlv320aic3x",
1061         .playback = {
1062                 .stream_name = "Playback",
1063                 .channels_min = 1,
1064                 .channels_max = 2,
1065                 .rates = AIC3X_RATES,
1066                 .formats = AIC3X_FORMATS,},
1067         .capture = {
1068                 .stream_name = "Capture",
1069                 .channels_min = 1,
1070                 .channels_max = 2,
1071                 .rates = AIC3X_RATES,
1072                 .formats = AIC3X_FORMATS,},
1073         .ops = {
1074                 .hw_params = aic3x_hw_params,
1075                 .digital_mute = aic3x_mute,
1076                 .set_sysclk = aic3x_set_dai_sysclk,
1077                 .set_fmt = aic3x_set_dai_fmt,
1078         }
1079 };
1080 EXPORT_SYMBOL_GPL(aic3x_dai);
1081
1082 static int aic3x_suspend(struct platform_device *pdev, pm_message_t state)
1083 {
1084         struct snd_soc_device *socdev = platform_get_drvdata(pdev);
1085         struct snd_soc_codec *codec = socdev->card->codec;
1086
1087         aic3x_set_bias_level(codec, SND_SOC_BIAS_OFF);
1088
1089         return 0;
1090 }
1091
1092 static int aic3x_resume(struct platform_device *pdev)
1093 {
1094         struct snd_soc_device *socdev = platform_get_drvdata(pdev);
1095         struct snd_soc_codec *codec = socdev->card->codec;
1096         int i;
1097         u8 data[2];
1098         u8 *cache = codec->reg_cache;
1099
1100         /* Sync reg_cache with the hardware */
1101         for (i = 0; i < ARRAY_SIZE(aic3x_reg); i++) {
1102                 data[0] = i;
1103                 data[1] = cache[i];
1104                 codec->hw_write(codec->control_data, data, 2);
1105         }
1106
1107         aic3x_set_bias_level(codec, codec->suspend_bias_level);
1108
1109         return 0;
1110 }
1111
1112 /*
1113  * initialise the AIC3X driver
1114  * register the mixer and dsp interfaces with the kernel
1115  */
1116 static int aic3x_init(struct snd_soc_device *socdev)
1117 {
1118         struct snd_soc_codec *codec = socdev->card->codec;
1119         struct aic3x_setup_data *setup = socdev->codec_data;
1120         int reg, ret = 0;
1121
1122         codec->name = "tlv320aic3x";
1123         codec->owner = THIS_MODULE;
1124         codec->read = aic3x_read_reg_cache;
1125         codec->write = aic3x_write;
1126         codec->set_bias_level = aic3x_set_bias_level;
1127         codec->dai = &aic3x_dai;
1128         codec->num_dai = 1;
1129         codec->reg_cache_size = ARRAY_SIZE(aic3x_reg);
1130         codec->reg_cache = kmemdup(aic3x_reg, sizeof(aic3x_reg), GFP_KERNEL);
1131         if (codec->reg_cache == NULL)
1132                 return -ENOMEM;
1133
1134         aic3x_write(codec, AIC3X_PAGE_SELECT, PAGE0_SELECT);
1135         aic3x_write(codec, AIC3X_RESET, SOFT_RESET);
1136
1137         /* register pcms */
1138         ret = snd_soc_new_pcms(socdev, SNDRV_DEFAULT_IDX1, SNDRV_DEFAULT_STR1);
1139         if (ret < 0) {
1140                 printk(KERN_ERR "aic3x: failed to create pcms\n");
1141                 goto pcm_err;
1142         }
1143
1144         /* DAC default volume and mute */
1145         aic3x_write(codec, LDAC_VOL, DEFAULT_VOL | MUTE_ON);
1146         aic3x_write(codec, RDAC_VOL, DEFAULT_VOL | MUTE_ON);
1147
1148         /* DAC to HP default volume and route to Output mixer */
1149         aic3x_write(codec, DACL1_2_HPLOUT_VOL, DEFAULT_VOL | ROUTE_ON);
1150         aic3x_write(codec, DACR1_2_HPROUT_VOL, DEFAULT_VOL | ROUTE_ON);
1151         aic3x_write(codec, DACL1_2_HPLCOM_VOL, DEFAULT_VOL | ROUTE_ON);
1152         aic3x_write(codec, DACR1_2_HPRCOM_VOL, DEFAULT_VOL | ROUTE_ON);
1153         /* DAC to Line Out default volume and route to Output mixer */
1154         aic3x_write(codec, DACL1_2_LLOPM_VOL, DEFAULT_VOL | ROUTE_ON);
1155         aic3x_write(codec, DACR1_2_RLOPM_VOL, DEFAULT_VOL | ROUTE_ON);
1156         /* DAC to Mono Line Out default volume and route to Output mixer */
1157         aic3x_write(codec, DACL1_2_MONOLOPM_VOL, DEFAULT_VOL | ROUTE_ON);
1158         aic3x_write(codec, DACR1_2_MONOLOPM_VOL, DEFAULT_VOL | ROUTE_ON);
1159
1160         /* unmute all outputs */
1161         reg = aic3x_read_reg_cache(codec, LLOPM_CTRL);
1162         aic3x_write(codec, LLOPM_CTRL, reg | UNMUTE);
1163         reg = aic3x_read_reg_cache(codec, RLOPM_CTRL);
1164         aic3x_write(codec, RLOPM_CTRL, reg | UNMUTE);
1165         reg = aic3x_read_reg_cache(codec, MONOLOPM_CTRL);
1166         aic3x_write(codec, MONOLOPM_CTRL, reg | UNMUTE);
1167         reg = aic3x_read_reg_cache(codec, HPLOUT_CTRL);
1168         aic3x_write(codec, HPLOUT_CTRL, reg | UNMUTE);
1169         reg = aic3x_read_reg_cache(codec, HPROUT_CTRL);
1170         aic3x_write(codec, HPROUT_CTRL, reg | UNMUTE);
1171         reg = aic3x_read_reg_cache(codec, HPLCOM_CTRL);
1172         aic3x_write(codec, HPLCOM_CTRL, reg | UNMUTE);
1173         reg = aic3x_read_reg_cache(codec, HPRCOM_CTRL);
1174         aic3x_write(codec, HPRCOM_CTRL, reg | UNMUTE);
1175
1176         /* ADC default volume and unmute */
1177         aic3x_write(codec, LADC_VOL, DEFAULT_GAIN);
1178         aic3x_write(codec, RADC_VOL, DEFAULT_GAIN);
1179         /* By default route Line1 to ADC PGA mixer */
1180         aic3x_write(codec, LINE1L_2_LADC_CTRL, 0x0);
1181         aic3x_write(codec, LINE1R_2_RADC_CTRL, 0x0);
1182
1183         /* PGA to HP Bypass default volume, disconnect from Output Mixer */
1184         aic3x_write(codec, PGAL_2_HPLOUT_VOL, DEFAULT_VOL);
1185         aic3x_write(codec, PGAR_2_HPROUT_VOL, DEFAULT_VOL);
1186         aic3x_write(codec, PGAL_2_HPLCOM_VOL, DEFAULT_VOL);
1187         aic3x_write(codec, PGAR_2_HPRCOM_VOL, DEFAULT_VOL);
1188         /* PGA to Line Out default volume, disconnect from Output Mixer */
1189         aic3x_write(codec, PGAL_2_LLOPM_VOL, DEFAULT_VOL);
1190         aic3x_write(codec, PGAR_2_RLOPM_VOL, DEFAULT_VOL);
1191         /* PGA to Mono Line Out default volume, disconnect from Output Mixer */
1192         aic3x_write(codec, PGAL_2_MONOLOPM_VOL, DEFAULT_VOL);
1193         aic3x_write(codec, PGAR_2_MONOLOPM_VOL, DEFAULT_VOL);
1194
1195         /* Line2 to HP Bypass default volume, disconnect from Output Mixer */
1196         aic3x_write(codec, LINE2L_2_HPLOUT_VOL, DEFAULT_VOL);
1197         aic3x_write(codec, LINE2R_2_HPROUT_VOL, DEFAULT_VOL);
1198         aic3x_write(codec, LINE2L_2_HPLCOM_VOL, DEFAULT_VOL);
1199         aic3x_write(codec, LINE2R_2_HPRCOM_VOL, DEFAULT_VOL);
1200         /* Line2 Line Out default volume, disconnect from Output Mixer */
1201         aic3x_write(codec, LINE2L_2_LLOPM_VOL, DEFAULT_VOL);
1202         aic3x_write(codec, LINE2R_2_RLOPM_VOL, DEFAULT_VOL);
1203         /* Line2 to Mono Out default volume, disconnect from Output Mixer */
1204         aic3x_write(codec, LINE2L_2_MONOLOPM_VOL, DEFAULT_VOL);
1205         aic3x_write(codec, LINE2R_2_MONOLOPM_VOL, DEFAULT_VOL);
1206
1207         /* off, with power on */
1208         aic3x_set_bias_level(codec, SND_SOC_BIAS_STANDBY);
1209
1210         /* setup GPIO functions */
1211         aic3x_write(codec, AIC3X_GPIO1_REG, (setup->gpio_func[0] & 0xf) << 4);
1212         aic3x_write(codec, AIC3X_GPIO2_REG, (setup->gpio_func[1] & 0xf) << 4);
1213
1214         snd_soc_add_controls(codec, aic3x_snd_controls,
1215                                 ARRAY_SIZE(aic3x_snd_controls));
1216         aic3x_add_widgets(codec);
1217         ret = snd_soc_init_card(socdev);
1218         if (ret < 0) {
1219                 printk(KERN_ERR "aic3x: failed to register card\n");
1220                 goto card_err;
1221         }
1222
1223         return ret;
1224
1225 card_err:
1226         snd_soc_free_pcms(socdev);
1227         snd_soc_dapm_free(socdev);
1228 pcm_err:
1229         kfree(codec->reg_cache);
1230         return ret;
1231 }
1232
1233 static struct snd_soc_device *aic3x_socdev;
1234
1235 #if defined(CONFIG_I2C) || defined(CONFIG_I2C_MODULE)
1236 /*
1237  * AIC3X 2 wire address can be up to 4 devices with device addresses
1238  * 0x18, 0x19, 0x1A, 0x1B
1239  */
1240
1241 /*
1242  * If the i2c layer weren't so broken, we could pass this kind of data
1243  * around
1244  */
1245 static int aic3x_i2c_probe(struct i2c_client *i2c,
1246                            const struct i2c_device_id *id)
1247 {
1248         struct snd_soc_device *socdev = aic3x_socdev;
1249         struct snd_soc_codec *codec = socdev->card->codec;
1250         int ret;
1251
1252         i2c_set_clientdata(i2c, codec);
1253         codec->control_data = i2c;
1254
1255         ret = aic3x_init(socdev);
1256         if (ret < 0)
1257                 printk(KERN_ERR "aic3x: failed to initialise AIC3X\n");
1258         return ret;
1259 }
1260
1261 static int aic3x_i2c_remove(struct i2c_client *client)
1262 {
1263         struct snd_soc_codec *codec = i2c_get_clientdata(client);
1264         kfree(codec->reg_cache);
1265         return 0;
1266 }
1267
1268 static const struct i2c_device_id aic3x_i2c_id[] = {
1269         { "tlv320aic3x", 0 },
1270         { }
1271 };
1272 MODULE_DEVICE_TABLE(i2c, aic3x_i2c_id);
1273
1274 /* machine i2c codec control layer */
1275 static struct i2c_driver aic3x_i2c_driver = {
1276         .driver = {
1277                 .name = "aic3x I2C Codec",
1278                 .owner = THIS_MODULE,
1279         },
1280         .probe = aic3x_i2c_probe,
1281         .remove = aic3x_i2c_remove,
1282         .id_table = aic3x_i2c_id,
1283 };
1284
1285 static int aic3x_i2c_read(struct i2c_client *client, u8 *value, int len)
1286 {
1287         value[0] = i2c_smbus_read_byte_data(client, value[0]);
1288         return (len == 1);
1289 }
1290
1291 static int aic3x_add_i2c_device(struct platform_device *pdev,
1292                                  const struct aic3x_setup_data *setup)
1293 {
1294         struct i2c_board_info info;
1295         struct i2c_adapter *adapter;
1296         struct i2c_client *client;
1297         int ret;
1298
1299         ret = i2c_add_driver(&aic3x_i2c_driver);
1300         if (ret != 0) {
1301                 dev_err(&pdev->dev, "can't add i2c driver\n");
1302                 return ret;
1303         }
1304
1305         memset(&info, 0, sizeof(struct i2c_board_info));
1306         info.addr = setup->i2c_address;
1307         strlcpy(info.type, "tlv320aic3x", I2C_NAME_SIZE);
1308
1309         adapter = i2c_get_adapter(setup->i2c_bus);
1310         if (!adapter) {
1311                 dev_err(&pdev->dev, "can't get i2c adapter %d\n",
1312                         setup->i2c_bus);
1313                 goto err_driver;
1314         }
1315
1316         client = i2c_new_device(adapter, &info);
1317         i2c_put_adapter(adapter);
1318         if (!client) {
1319                 dev_err(&pdev->dev, "can't add i2c device at 0x%x\n",
1320                         (unsigned int)info.addr);
1321                 goto err_driver;
1322         }
1323
1324         return 0;
1325
1326 err_driver:
1327         i2c_del_driver(&aic3x_i2c_driver);
1328         return -ENODEV;
1329 }
1330 #endif
1331
1332 static int aic3x_probe(struct platform_device *pdev)
1333 {
1334         struct snd_soc_device *socdev = platform_get_drvdata(pdev);
1335         struct aic3x_setup_data *setup;
1336         struct snd_soc_codec *codec;
1337         struct aic3x_priv *aic3x;
1338         int ret = 0;
1339
1340         printk(KERN_INFO "AIC3X Audio Codec %s\n", AIC3X_VERSION);
1341
1342         setup = socdev->codec_data;
1343         codec = kzalloc(sizeof(struct snd_soc_codec), GFP_KERNEL);
1344         if (codec == NULL)
1345                 return -ENOMEM;
1346
1347         aic3x = kzalloc(sizeof(struct aic3x_priv), GFP_KERNEL);
1348         if (aic3x == NULL) {
1349                 kfree(codec);
1350                 return -ENOMEM;
1351         }
1352
1353         codec->private_data = aic3x;
1354         socdev->card->codec = codec;
1355         mutex_init(&codec->mutex);
1356         INIT_LIST_HEAD(&codec->dapm_widgets);
1357         INIT_LIST_HEAD(&codec->dapm_paths);
1358
1359         aic3x_socdev = socdev;
1360 #if defined(CONFIG_I2C) || defined(CONFIG_I2C_MODULE)
1361         if (setup->i2c_address) {
1362                 codec->hw_write = (hw_write_t) i2c_master_send;
1363                 codec->hw_read = (hw_read_t) aic3x_i2c_read;
1364                 ret = aic3x_add_i2c_device(pdev, setup);
1365         }
1366 #else
1367         /* Add other interfaces here */
1368 #endif
1369
1370         if (ret != 0) {
1371                 kfree(codec->private_data);
1372                 kfree(codec);
1373         }
1374         return ret;
1375 }
1376
1377 static int aic3x_remove(struct platform_device *pdev)
1378 {
1379         struct snd_soc_device *socdev = platform_get_drvdata(pdev);
1380         struct snd_soc_codec *codec = socdev->card->codec;
1381
1382         /* power down chip */
1383         if (codec->control_data)
1384                 aic3x_set_bias_level(codec, SND_SOC_BIAS_OFF);
1385
1386         snd_soc_free_pcms(socdev);
1387         snd_soc_dapm_free(socdev);
1388 #if defined(CONFIG_I2C) || defined(CONFIG_I2C_MODULE)
1389         i2c_unregister_device(codec->control_data);
1390         i2c_del_driver(&aic3x_i2c_driver);
1391 #endif
1392         kfree(codec->private_data);
1393         kfree(codec);
1394
1395         return 0;
1396 }
1397
1398 struct snd_soc_codec_device soc_codec_dev_aic3x = {
1399         .probe = aic3x_probe,
1400         .remove = aic3x_remove,
1401         .suspend = aic3x_suspend,
1402         .resume = aic3x_resume,
1403 };
1404 EXPORT_SYMBOL_GPL(soc_codec_dev_aic3x);
1405
1406 static int __init aic3x_modinit(void)
1407 {
1408         return snd_soc_register_dai(&aic3x_dai);
1409 }
1410 module_init(aic3x_modinit);
1411
1412 static void __exit aic3x_exit(void)
1413 {
1414         snd_soc_unregister_dai(&aic3x_dai);
1415 }
1416 module_exit(aic3x_exit);
1417
1418 MODULE_DESCRIPTION("ASoC TLV320AIC3X codec driver");
1419 MODULE_AUTHOR("Vladimir Barinov");
1420 MODULE_LICENSE("GPL");