rt2x00_set_field32(®, TX_DMA_DST_CSR_DEST_AC1, 2);
        rt2x00_set_field32(®, TX_DMA_DST_CSR_DEST_AC2, 2);
        rt2x00_set_field32(®, TX_DMA_DST_CSR_DEST_AC3, 2);
-       rt2x00_set_field32(®, TX_DMA_DST_CSR_DEST_MGMT, 0);
        rt2x00pci_register_write(rt2x00dev, TX_DMA_DST_CSR, reg);
 
        rt2x00pci_register_read(rt2x00dev, LOAD_TX_RING_CSR, ®);
        rt2x00_set_field32(®, LOAD_TX_RING_CSR_LOAD_TXD_AC1, 1);
        rt2x00_set_field32(®, LOAD_TX_RING_CSR_LOAD_TXD_AC2, 1);
        rt2x00_set_field32(®, LOAD_TX_RING_CSR_LOAD_TXD_AC3, 1);
-       rt2x00_set_field32(®, LOAD_TX_RING_CSR_LOAD_TXD_MGMT, 0);
        rt2x00pci_register_write(rt2x00dev, LOAD_TX_RING_CSR, reg);
 
        rt2x00pci_register_read(rt2x00dev, RX_CNTL_CSR, ®);
 
 #define TX_CNTL_CSR_ABORT_TX_MGMT      FIELD32(0x00100000)
 
 /*
- * LOAD_TX_RING_CSR: Load RX de
+ * LOAD_TX_RING_CSR: Load RX desriptor
  */
 #define LOAD_TX_RING_CSR               0x3434
 #define LOAD_TX_RING_CSR_LOAD_TXD_AC0  FIELD32(0x00000001)