arch/arm/plat-omap/gpio.c

   1 /*
   2  *  linux/arch/arm/plat-omap/gpio.c
   3  *
   4  * Support functions for OMAP GPIO
   5  *
   6  * Copyright (C) 2003-2005 Nokia Corporation
   7  * Written by Juha Yrjölä <juha.yrjola@nokia.com>
   8  *
   9  * This program is free software; you can redistribute it and/or modify
  10  * it under the terms of the GNU General Public License version 2 as
  11  * published by the Free Software Foundation.
  12  */
  13
  14 #include <linux/config.h>
  15 #include <linux/init.h>
  16 #include <linux/module.h>
  17 #include <linux/sched.h>
  18 #include <linux/interrupt.h>
  19 #include <linux/ptrace.h>
  20 #include <linux/sysdev.h>
  21 #include <linux/err.h>
  22
  23 #include <asm/hardware.h>
  24 #include <asm/hardware/clock.h>
  25 #include <asm/irq.h>
  26 #include <asm/arch/irqs.h>
  27 #include <asm/arch/gpio.h>
  28 #include <asm/mach/irq.h>
  29
  30 #include <asm/io.h>
  31
  32 /*
  33  * OMAP1510 GPIO registers
  34  */
  35 #define OMAP1510_GPIO_BASE              (void __iomem *)0xfffce000
  36 #define OMAP1510_GPIO_DATA_INPUT        0x00
  37 #define OMAP1510_GPIO_DATA_OUTPUT       0x04
  38 #define OMAP1510_GPIO_DIR_CONTROL       0x08
  39 #define OMAP1510_GPIO_INT_CONTROL       0x0c
  40 #define OMAP1510_GPIO_INT_MASK          0x10
  41 #define OMAP1510_GPIO_INT_STATUS        0x14
  42 #define OMAP1510_GPIO_PIN_CONTROL       0x18
  43
  44 #define OMAP1510_IH_GPIO_BASE           64
  45
  46 /*
  47  * OMAP1610 specific GPIO registers
  48  */
  49 #define OMAP1610_GPIO1_BASE             (void __iomem *)0xfffbe400
  50 #define OMAP1610_GPIO2_BASE             (void __iomem *)0xfffbec00
  51 #define OMAP1610_GPIO3_BASE             (void __iomem *)0xfffbb400
  52 #define OMAP1610_GPIO4_BASE             (void __iomem *)0xfffbbc00
  53 #define OMAP1610_GPIO_REVISION          0x0000
  54 #define OMAP1610_GPIO_SYSCONFIG         0x0010
  55 #define OMAP1610_GPIO_SYSSTATUS         0x0014
  56 #define OMAP1610_GPIO_IRQSTATUS1        0x0018
  57 #define OMAP1610_GPIO_IRQENABLE1        0x001c
  58 #define OMAP1610_GPIO_WAKEUPENABLE      0x0028
  59 #define OMAP1610_GPIO_DATAIN            0x002c
  60 #define OMAP1610_GPIO_DATAOUT           0x0030
  61 #define OMAP1610_GPIO_DIRECTION         0x0034
  62 #define OMAP1610_GPIO_EDGE_CTRL1        0x0038
  63 #define OMAP1610_GPIO_EDGE_CTRL2        0x003c
  64 #define OMAP1610_GPIO_CLEAR_IRQENABLE1  0x009c
  65 #define OMAP1610_GPIO_CLEAR_WAKEUPENA   0x00a8
  66 #define OMAP1610_GPIO_CLEAR_DATAOUT     0x00b0
  67 #define OMAP1610_GPIO_SET_IRQENABLE1    0x00dc
  68 #define OMAP1610_GPIO_SET_WAKEUPENA     0x00e8
  69 #define OMAP1610_GPIO_SET_DATAOUT       0x00f0
  70
  71 /*
  72  * OMAP730 specific GPIO registers
  73  */
  74 #define OMAP730_GPIO1_BASE              (void __iomem *)0xfffbc000
  75 #define OMAP730_GPIO2_BASE              (void __iomem *)0xfffbc800
  76 #define OMAP730_GPIO3_BASE              (void __iomem *)0xfffbd000
  77 #define OMAP730_GPIO4_BASE              (void __iomem *)0xfffbd800
  78 #define OMAP730_GPIO5_BASE              (void __iomem *)0xfffbe000
  79 #define OMAP730_GPIO6_BASE              (void __iomem *)0xfffbe800
  80 #define OMAP730_GPIO_DATA_INPUT         0x00
  81 #define OMAP730_GPIO_DATA_OUTPUT        0x04
  82 #define OMAP730_GPIO_DIR_CONTROL        0x08
  83 #define OMAP730_GPIO_INT_CONTROL        0x0c
  84 #define OMAP730_GPIO_INT_MASK           0x10
  85 #define OMAP730_GPIO_INT_STATUS         0x14
  86
  87 /*
  88  * omap24xx specific GPIO registers
  89  */
  90 #define OMAP24XX_GPIO1_BASE             (void __iomem *)0x48018000
  91 #define OMAP24XX_GPIO2_BASE             (void __iomem *)0x4801a000
  92 #define OMAP24XX_GPIO3_BASE             (void __iomem *)0x4801c000
  93 #define OMAP24XX_GPIO4_BASE             (void __iomem *)0x4801e000
  94 #define OMAP24XX_GPIO_REVISION          0x0000
  95 #define OMAP24XX_GPIO_SYSCONFIG         0x0010
  96 #define OMAP24XX_GPIO_SYSSTATUS         0x0014
  97 #define OMAP24XX_GPIO_IRQSTATUS1        0x0018
  98 #define OMAP24XX_GPIO_IRQENABLE1        0x001c
  99 #define OMAP24XX_GPIO_CTRL              0x0030
 100 #define OMAP24XX_GPIO_OE                0x0034
 101 #define OMAP24XX_GPIO_DATAIN            0x0038
 102 #define OMAP24XX_GPIO_DATAOUT           0x003c
 103 #define OMAP24XX_GPIO_LEVELDETECT0      0x0040
 104 #define OMAP24XX_GPIO_LEVELDETECT1      0x0044
 105 #define OMAP24XX_GPIO_RISINGDETECT      0x0048
 106 #define OMAP24XX_GPIO_FALLINGDETECT     0x004c
 107 #define OMAP24XX_GPIO_CLEARIRQENABLE1   0x0060
 108 #define OMAP24XX_GPIO_SETIRQENABLE1     0x0064
 109 #define OMAP24XX_GPIO_CLEARWKUENA       0x0080
 110 #define OMAP24XX_GPIO_SETWKUENA         0x0084
 111 #define OMAP24XX_GPIO_CLEARDATAOUT      0x0090
 112 #define OMAP24XX_GPIO_SETDATAOUT        0x0094
 113
 114 #define OMAP_MPUIO_MASK         (~OMAP_MAX_GPIO_LINES & 0xff)
 115
 116 struct gpio_bank {
 117         void __iomem *base;
 118         u16 irq;
 119         u16 virtual_irq_start;
 120         int method;
 121         u32 reserved_map;
 122         u32 suspend_wakeup;
 123         u32 saved_wakeup;
 124         spinlock_t lock;
 125 };
 126
 127 #define METHOD_MPUIO            0
 128 #define METHOD_GPIO_1510        1
 129 #define METHOD_GPIO_1610        2
 130 #define METHOD_GPIO_730         3
 131 #define METHOD_GPIO_24XX        4
 132
 133 #ifdef CONFIG_ARCH_OMAP16XX
 134 static struct gpio_bank gpio_bank_1610[5] = {
 135         { OMAP_MPUIO_BASE,     INT_MPUIO,           IH_MPUIO_BASE,     METHOD_MPUIO},
 136         { OMAP1610_GPIO1_BASE, INT_GPIO_BANK1,      IH_GPIO_BASE,      METHOD_GPIO_1610 },
 137         { OMAP1610_GPIO2_BASE, INT_1610_GPIO_BANK2, IH_GPIO_BASE + 16, METHOD_GPIO_1610 },
 138         { OMAP1610_GPIO3_BASE, INT_1610_GPIO_BANK3, IH_GPIO_BASE + 32, METHOD_GPIO_1610 },
 139         { OMAP1610_GPIO4_BASE, INT_1610_GPIO_BANK4, IH_GPIO_BASE + 48, METHOD_GPIO_1610 },
 140 };
 141 #endif
 142
 143 #ifdef CONFIG_ARCH_OMAP15XX
 144 static struct gpio_bank gpio_bank_1510[2] = {
 145         { OMAP_MPUIO_BASE,    INT_MPUIO,      IH_MPUIO_BASE, METHOD_MPUIO },
 146         { OMAP1510_GPIO_BASE, INT_GPIO_BANK1, IH_GPIO_BASE,  METHOD_GPIO_1510 }
 147 };
 148 #endif
 149
 150 #ifdef CONFIG_ARCH_OMAP730
 151 static struct gpio_bank gpio_bank_730[7] = {
 152         { OMAP_MPUIO_BASE,     INT_730_MPUIO,       IH_MPUIO_BASE,      METHOD_MPUIO },
 153         { OMAP730_GPIO1_BASE,  INT_730_GPIO_BANK1,  IH_GPIO_BASE,       METHOD_GPIO_730 },
 154         { OMAP730_GPIO2_BASE,  INT_730_GPIO_BANK2,  IH_GPIO_BASE + 32,  METHOD_GPIO_730 },
 155         { OMAP730_GPIO3_BASE,  INT_730_GPIO_BANK3,  IH_GPIO_BASE + 64,  METHOD_GPIO_730 },
 156         { OMAP730_GPIO4_BASE,  INT_730_GPIO_BANK4,  IH_GPIO_BASE + 96,  METHOD_GPIO_730 },
 157         { OMAP730_GPIO5_BASE,  INT_730_GPIO_BANK5,  IH_GPIO_BASE + 128, METHOD_GPIO_730 },
 158         { OMAP730_GPIO6_BASE,  INT_730_GPIO_BANK6,  IH_GPIO_BASE + 160, METHOD_GPIO_730 },
 159 };
 160 #endif
 161
 162 #ifdef CONFIG_ARCH_OMAP24XX
 163 static struct gpio_bank gpio_bank_24xx[4] = {
 164         { OMAP24XX_GPIO1_BASE, INT_24XX_GPIO_BANK1, IH_GPIO_BASE,       METHOD_GPIO_24XX },
 165         { OMAP24XX_GPIO2_BASE, INT_24XX_GPIO_BANK2, IH_GPIO_BASE + 32,  METHOD_GPIO_24XX },
 166         { OMAP24XX_GPIO3_BASE, INT_24XX_GPIO_BANK3, IH_GPIO_BASE + 64,  METHOD_GPIO_24XX },
 167         { OMAP24XX_GPIO4_BASE, INT_24XX_GPIO_BANK4, IH_GPIO_BASE + 96,  METHOD_GPIO_24XX },
 168 };
 169 #endif
 170
 171 static struct gpio_bank *gpio_bank;
 172 static int gpio_bank_count;
 173
 174 static inline struct gpio_bank *get_gpio_bank(int gpio)
 175 {
 176 #ifdef CONFIG_ARCH_OMAP15XX
 177         if (cpu_is_omap1510()) {
 178                 if (OMAP_GPIO_IS_MPUIO(gpio))
 179                         return &gpio_bank[0];
 180                 return &gpio_bank[1];
 181         }
 182 #endif
 183 #if defined(CONFIG_ARCH_OMAP16XX)
 184         if (cpu_is_omap16xx()) {
 185                 if (OMAP_GPIO_IS_MPUIO(gpio))
 186                         return &gpio_bank[0];
 187                 return &gpio_bank[1 + (gpio >> 4)];
 188         }
 189 #endif
 190 #ifdef CONFIG_ARCH_OMAP730
 191         if (cpu_is_omap730()) {
 192                 if (OMAP_GPIO_IS_MPUIO(gpio))
 193                         return &gpio_bank[0];
 194                 return &gpio_bank[1 + (gpio >> 5)];
 195         }
 196 #endif
 197 #ifdef CONFIG_ARCH_OMAP24XX
 198         if (cpu_is_omap24xx())
 199                 return &gpio_bank[gpio >> 5];
 200 #endif
 201 }
 202
 203 static inline int get_gpio_index(int gpio)
 204 {
 205 #ifdef CONFIG_ARCH_OMAP730
 206         if (cpu_is_omap730())
 207                 return gpio & 0x1f;
 208 #endif
 209 #ifdef CONFIG_ARCH_OMAP24XX
 210         if (cpu_is_omap24xx())
 211                 return gpio & 0x1f;
 212 #endif
 213         return gpio & 0x0f;
 214 }
 215
 216 static inline int gpio_valid(int gpio)
 217 {
 218         if (gpio < 0)
 219                 return -1;
 220         if (OMAP_GPIO_IS_MPUIO(gpio)) {
 221                 if ((gpio & OMAP_MPUIO_MASK) > 16)
 222                         return -1;
 223                 return 0;
 224         }
 225 #ifdef CONFIG_ARCH_OMAP15XX
 226         if (cpu_is_omap1510() && gpio < 16)
 227                 return 0;
 228 #endif
 229 #if defined(CONFIG_ARCH_OMAP16XX)
 230         if ((cpu_is_omap16xx()) && gpio < 64)
 231                 return 0;
 232 #endif
 233 #ifdef CONFIG_ARCH_OMAP730
 234         if (cpu_is_omap730() && gpio < 192)
 235                 return 0;
 236 #endif
 237 #ifdef CONFIG_ARCH_OMAP24XX
 238         if (cpu_is_omap24xx() && gpio < 128)
 239                 return 0;
 240 #endif
 241         return -1;
 242 }
 243
 244 static int check_gpio(int gpio)
 245 {
 246         if (unlikely(gpio_valid(gpio)) < 0) {
 247                 printk(KERN_ERR "omap-gpio: invalid GPIO %d\n", gpio);
 248                 dump_stack();
 249                 return -1;
 250         }
 251         return 0;
 252 }
 253
 254 static void _set_gpio_direction(struct gpio_bank *bank, int gpio, int is_input)
 255 {
 256         void __iomem *reg = bank->base;
 257         u32 l;
 258
 259         switch (bank->method) {
 260         case METHOD_MPUIO:
 261                 reg += OMAP_MPUIO_IO_CNTL;
 262                 break;
 263         case METHOD_GPIO_1510:
 264                 reg += OMAP1510_GPIO_DIR_CONTROL;
 265                 break;
 266         case METHOD_GPIO_1610:
 267                 reg += OMAP1610_GPIO_DIRECTION;
 268                 break;
 269         case METHOD_GPIO_730:
 270                 reg += OMAP730_GPIO_DIR_CONTROL;
 271                 break;
 272         case METHOD_GPIO_24XX:
 273                 reg += OMAP24XX_GPIO_OE;
 274                 break;
 275         }
 276         l = __raw_readl(reg);
 277         if (is_input)
 278                 l |= 1 << gpio;
 279         else
 280                 l &= ~(1 << gpio);
 281         __raw_writel(l, reg);
 282 }
 283
 284 void omap_set_gpio_direction(int gpio, int is_input)
 285 {
 286         struct gpio_bank *bank;
 287
 288         if (check_gpio(gpio) < 0)
 289                 return;
 290         bank = get_gpio_bank(gpio);
 291         spin_lock(&bank->lock);
 292         _set_gpio_direction(bank, get_gpio_index(gpio), is_input);
 293         spin_unlock(&bank->lock);
 294 }
 295
 296 static void _set_gpio_dataout(struct gpio_bank *bank, int gpio, int enable)
 297 {
 298         void __iomem *reg = bank->base;
 299         u32 l = 0;
 300
 301         switch (bank->method) {
 302         case METHOD_MPUIO:
 303                 reg += OMAP_MPUIO_OUTPUT;
 304                 l = __raw_readl(reg);
 305                 if (enable)
 306                         l |= 1 << gpio;
 307                 else
 308                         l &= ~(1 << gpio);
 309                 break;
 310         case METHOD_GPIO_1510:
 311                 reg += OMAP1510_GPIO_DATA_OUTPUT;
 312                 l = __raw_readl(reg);
 313                 if (enable)
 314                         l |= 1 << gpio;
 315                 else
 316                         l &= ~(1 << gpio);
 317                 break;
 318         case METHOD_GPIO_1610:
 319                 if (enable)
 320                         reg += OMAP1610_GPIO_SET_DATAOUT;
 321                 else
 322                         reg += OMAP1610_GPIO_CLEAR_DATAOUT;
 323                 l = 1 << gpio;
 324                 break;
 325         case METHOD_GPIO_730:
 326                 reg += OMAP730_GPIO_DATA_OUTPUT;
 327                 l = __raw_readl(reg);
 328                 if (enable)
 329                         l |= 1 << gpio;
 330                 else
 331                         l &= ~(1 << gpio);
 332                 break;
 333         case METHOD_GPIO_24XX:
 334                 if (enable)
 335                         reg += OMAP24XX_GPIO_SETDATAOUT;
 336                 else
 337                         reg += OMAP24XX_GPIO_CLEARDATAOUT;
 338                 l = 1 << gpio;
 339                 break;
 340         default:
 341                 BUG();
 342                 return;
 343         }
 344         __raw_writel(l, reg);
 345 }
 346
 347 void omap_set_gpio_dataout(int gpio, int enable)
 348 {
 349         struct gpio_bank *bank;
 350
 351         if (check_gpio(gpio) < 0)
 352                 return;
 353         bank = get_gpio_bank(gpio);
 354         spin_lock(&bank->lock);
 355         _set_gpio_dataout(bank, get_gpio_index(gpio), enable);
 356         spin_unlock(&bank->lock);
 357 }
 358
 359 int omap_get_gpio_datain(int gpio)
 360 {
 361         struct gpio_bank *bank;
 362         void __iomem *reg;
 363
 364         if (check_gpio(gpio) < 0)
 365                 return -1;
 366         bank = get_gpio_bank(gpio);
 367         reg = bank->base;
 368         switch (bank->method) {
 369         case METHOD_MPUIO:
 370                 reg += OMAP_MPUIO_INPUT_LATCH;
 371                 break;
 372         case METHOD_GPIO_1510:
 373                 reg += OMAP1510_GPIO_DATA_INPUT;
 374                 break;
 375         case METHOD_GPIO_1610:
 376                 reg += OMAP1610_GPIO_DATAIN;
 377                 break;
 378         case METHOD_GPIO_730:
 379                 reg += OMAP730_GPIO_DATA_INPUT;
 380                 break;
 381         case METHOD_GPIO_24XX:
 382                 reg += OMAP24XX_GPIO_DATAIN;
 383                 break;
 384         default:
 385                 BUG();
 386                 return -1;
 387         }
 388         return (__raw_readl(reg)
 389                         & (1 << get_gpio_index(gpio))) != 0;
 390 }
 391
 392 #define MOD_REG_BIT(reg, bit_mask, set) \
 393 do {    \
 394         int l = __raw_readl(base + reg); \
 395         if (set) l |= bit_mask; \
 396         else l &= ~bit_mask; \
 397         __raw_writel(l, base + reg); \
 398 } while(0)
 399
 400 static inline void set_24xx_gpio_triggering(void __iomem *base, int gpio, int trigger)
 401 {
 402         u32 gpio_bit = 1 << gpio;
 403
 404         MOD_REG_BIT(OMAP24XX_GPIO_LEVELDETECT0, gpio_bit,
 405                 trigger & IRQT_LOW);
 406         MOD_REG_BIT(OMAP24XX_GPIO_LEVELDETECT1, gpio_bit,
 407                 trigger & IRQT_HIGH);
 408         MOD_REG_BIT(OMAP24XX_GPIO_RISINGDETECT, gpio_bit,
 409                 trigger & IRQT_RISING);
 410         MOD_REG_BIT(OMAP24XX_GPIO_FALLINGDETECT, gpio_bit,
 411                 trigger & IRQT_FALLING);
 412         /* FIXME: Possibly do 'set_irq_handler(j, do_level_IRQ)' if only level
 413          * triggering requested. */
 414 }
 415
 416 static int _set_gpio_triggering(struct gpio_bank *bank, int gpio, int trigger)
 417 {
 418         void __iomem *reg = bank->base;
 419         u32 l = 0;
 420
 421         switch (bank->method) {
 422         case METHOD_MPUIO:
 423                 reg += OMAP_MPUIO_GPIO_INT_EDGE;
 424                 l = __raw_readl(reg);
 425                 if (trigger == IRQT_RISING)
 426                         l |= 1 << gpio;
 427                 else if (trigger == IRQT_FALLING)
 428                         l &= ~(1 << gpio);
 429                 else
 430                         goto bad;
 431                 break;
 432         case METHOD_GPIO_1510:
 433                 reg += OMAP1510_GPIO_INT_CONTROL;
 434                 l = __raw_readl(reg);
 435                 if (trigger == IRQT_RISING)
 436                         l |= 1 << gpio;
 437                 else if (trigger == IRQT_FALLING)
 438                         l &= ~(1 << gpio);
 439                 else
 440                         goto bad;
 441                 break;
 442         case METHOD_GPIO_1610:
 443                 if (gpio & 0x08)
 444                         reg += OMAP1610_GPIO_EDGE_CTRL2;
 445                 else
 446                         reg += OMAP1610_GPIO_EDGE_CTRL1;
 447                 gpio &= 0x07;
 448                 /* We allow only edge triggering, i.e. two lowest bits */
 449                 if (trigger & ~IRQT_BOTHEDGE)
 450                         BUG();
 451                 /* NOTE: knows __IRQT_{FAL,RIS}EDGE match OMAP hardware */
 452                 trigger &= 0x03;
 453                 l = __raw_readl(reg);
 454                 l &= ~(3 << (gpio << 1));
 455                 l |= trigger << (gpio << 1);
 456                 break;
 457         case METHOD_GPIO_730:
 458                 reg += OMAP730_GPIO_INT_CONTROL;
 459                 l = __raw_readl(reg);
 460                 if (trigger == IRQT_RISING)
 461                         l |= 1 << gpio;
 462                 else if (trigger == IRQT_FALLING)
 463                         l &= ~(1 << gpio);
 464                 else
 465                         goto bad;
 466                 break;
 467         case METHOD_GPIO_24XX:
 468                 set_24xx_gpio_triggering(reg, gpio, trigger);
 469                 break;
 470         default:
 471                 BUG();
 472                 goto bad;
 473         }
 474         __raw_writel(l, reg);
 475         return 0;
 476 bad:
 477         return -EINVAL;
 478 }
 479
 480 static int gpio_irq_type(unsigned irq, unsigned type)
 481 {
 482         struct gpio_bank *bank;
 483         unsigned gpio;
 484         int retval;
 485
 486         if (irq > IH_MPUIO_BASE)
 487                 gpio = OMAP_MPUIO(irq - IH_MPUIO_BASE);
 488         else
 489                 gpio = irq - IH_GPIO_BASE;
 490
 491         if (check_gpio(gpio) < 0)
 492                 return -EINVAL;
 493
 494         if (type & IRQT_PROBE)
 495                 return -EINVAL;
 496         if (!cpu_is_omap24xx() && (type & (__IRQT_LOWLVL|__IRQT_HIGHLVL)))
 497                 return -EINVAL;
 498
 499         bank = get_gpio_bank(gpio);
 500         spin_lock(&bank->lock);
 501         retval = _set_gpio_triggering(bank, get_gpio_index(gpio), type);
 502         spin_unlock(&bank->lock);
 503         return retval;
 504 }
 505
 506 static void _clear_gpio_irqbank(struct gpio_bank *bank, int gpio_mask)
 507 {
 508         void __iomem *reg = bank->base;
 509
 510         switch (bank->method) {
 511         case METHOD_MPUIO:
 512                 /* MPUIO irqstatus is reset by reading the status register,
 513                  * so do nothing here */
 514                 return;
 515         case METHOD_GPIO_1510:
 516                 reg += OMAP1510_GPIO_INT_STATUS;
 517                 break;
 518         case METHOD_GPIO_1610:
 519                 reg += OMAP1610_GPIO_IRQSTATUS1;
 520                 break;
 521         case METHOD_GPIO_730:
 522                 reg += OMAP730_GPIO_INT_STATUS;
 523                 break;
 524         case METHOD_GPIO_24XX:
 525                 reg += OMAP24XX_GPIO_IRQSTATUS1;
 526                 break;
 527         default:
 528                 BUG();
 529                 return;
 530         }
 531         __raw_writel(gpio_mask, reg);
 532 }
 533
 534 static inline void _clear_gpio_irqstatus(struct gpio_bank *bank, int gpio)
 535 {
 536         _clear_gpio_irqbank(bank, 1 << get_gpio_index(gpio));
 537 }
 538
 539 static void _enable_gpio_irqbank(struct gpio_bank *bank, int gpio_mask, int enable)
 540 {
 541         void __iomem *reg = bank->base;
 542         u32 l;
 543
 544         switch (bank->method) {
 545         case METHOD_MPUIO:
 546                 reg += OMAP_MPUIO_GPIO_MASKIT;
 547                 l = __raw_readl(reg);
 548                 if (enable)
 549                         l &= ~(gpio_mask);
 550                 else
 551                         l |= gpio_mask;
 552                 break;
 553         case METHOD_GPIO_1510:
 554                 reg += OMAP1510_GPIO_INT_MASK;
 555                 l = __raw_readl(reg);
 556                 if (enable)
 557                         l &= ~(gpio_mask);
 558                 else
 559                         l |= gpio_mask;
 560                 break;
 561         case METHOD_GPIO_1610:
 562                 if (enable)
 563                         reg += OMAP1610_GPIO_SET_IRQENABLE1;
 564                 else
 565                         reg += OMAP1610_GPIO_CLEAR_IRQENABLE1;
 566                 l = gpio_mask;
 567                 break;
 568         case METHOD_GPIO_730:
 569                 reg += OMAP730_GPIO_INT_MASK;
 570                 l = __raw_readl(reg);
 571                 if (enable)
 572                         l &= ~(gpio_mask);
 573                 else
 574                         l |= gpio_mask;
 575                 break;
 576         case METHOD_GPIO_24XX:
 577                 if (enable)
 578                         reg += OMAP24XX_GPIO_SETIRQENABLE1;
 579                 else
 580                         reg += OMAP24XX_GPIO_CLEARIRQENABLE1;
 581                 l = gpio_mask;
 582                 break;
 583         default:
 584                 BUG();
 585                 return;
 586         }
 587         __raw_writel(l, reg);
 588 }
 589
 590 static inline void _set_gpio_irqenable(struct gpio_bank *bank, int gpio, int enable)
 591 {
 592         _enable_gpio_irqbank(bank, 1 << get_gpio_index(gpio), enable);
 593 }
 594
 595 /*
 596  * Note that ENAWAKEUP needs to be enabled in GPIO_SYSCONFIG register.
 597  * 1510 does not seem to have a wake-up register. If JTAG is connected
 598  * to the target, system will wake up always on GPIO events. While
 599  * system is running all registered GPIO interrupts need to have wake-up
 600  * enabled. When system is suspended, only selected GPIO interrupts need
 601  * to have wake-up enabled.
 602  */
 603 static int _set_gpio_wakeup(struct gpio_bank *bank, int gpio, int enable)
 604 {
 605         switch (bank->method) {
 606         case METHOD_GPIO_1610:
 607         case METHOD_GPIO_24XX:
 608                 spin_lock(&bank->lock);
 609                 if (enable)
 610                         bank->suspend_wakeup |= (1 << gpio);
 611                 else
 612                         bank->suspend_wakeup &= ~(1 << gpio);
 613                 spin_unlock(&bank->lock);
 614                 return 0;
 615         default:
 616                 printk(KERN_ERR "Can't enable GPIO wakeup for method %i\n",
 617                        bank->method);
 618                 return -EINVAL;
 619         }
 620 }
 621
 622 /* Use disable_irq_wake() and enable_irq_wake() functions from drivers */
 623 static int gpio_wake_enable(unsigned int irq, unsigned int enable)
 624 {
 625         unsigned int gpio = irq - IH_GPIO_BASE;
 626         struct gpio_bank *bank;
 627         int retval;
 628
 629         if (check_gpio(gpio) < 0)
 630                 return -ENODEV;
 631         bank = get_gpio_bank(gpio);
 632         spin_lock(&bank->lock);
 633         retval = _set_gpio_wakeup(bank, get_gpio_index(gpio), enable);
 634         spin_unlock(&bank->lock);
 635
 636         return retval;
 637 }
 638
 639 int omap_request_gpio(int gpio)
 640 {
 641         struct gpio_bank *bank;
 642
 643         if (check_gpio(gpio) < 0)
 644                 return -EINVAL;
 645
 646         bank = get_gpio_bank(gpio);
 647         spin_lock(&bank->lock);
 648         if (unlikely(bank->reserved_map & (1 << get_gpio_index(gpio)))) {
 649                 printk(KERN_ERR "omap-gpio: GPIO %d is already reserved!\n", gpio);
 650                 dump_stack();
 651                 spin_unlock(&bank->lock);
 652                 return -1;
 653         }
 654         bank->reserved_map |= (1 << get_gpio_index(gpio));
 655
 656         /* Set trigger to none. You need to enable the trigger after request_irq */
 657         _set_gpio_triggering(bank, get_gpio_index(gpio), IRQT_NOEDGE);
 658
 659 #ifdef CONFIG_ARCH_OMAP15XX
 660         if (bank->method == METHOD_GPIO_1510) {
 661                 void __iomem *reg;
 662
 663                 /* Claim the pin for MPU */
 664                 reg = bank->base + OMAP1510_GPIO_PIN_CONTROL;
 665                 __raw_writel(__raw_readl(reg) | (1 << get_gpio_index(gpio)), reg);
 666         }
 667 #endif
 668 #ifdef CONFIG_ARCH_OMAP16XX
 669         if (bank->method == METHOD_GPIO_1610) {
 670                 /* Enable wake-up during idle for dynamic tick */
 671                 void __iomem *reg = bank->base + OMAP1610_GPIO_SET_WAKEUPENA;
 672                 __raw_writel(1 << get_gpio_index(gpio), reg);
 673         }
 674 #endif
 675 #ifdef CONFIG_ARCH_OMAP24XX
 676         if (bank->method == METHOD_GPIO_24XX) {
 677                 /* Enable wake-up during idle for dynamic tick */
 678                 void __iomem *reg = bank->base + OMAP24XX_GPIO_SETWKUENA;
 679                 __raw_writel(1 << get_gpio_index(gpio), reg);
 680         }
 681 #endif
 682         spin_unlock(&bank->lock);
 683
 684         return 0;
 685 }
 686
 687 void omap_free_gpio(int gpio)
 688 {
 689         struct gpio_bank *bank;
 690
 691         if (check_gpio(gpio) < 0)
 692                 return;
 693         bank = get_gpio_bank(gpio);
 694         spin_lock(&bank->lock);
 695         if (unlikely(!(bank->reserved_map & (1 << get_gpio_index(gpio))))) {
 696                 printk(KERN_ERR "omap-gpio: GPIO %d wasn't reserved!\n", gpio);
 697                 dump_stack();
 698                 spin_unlock(&bank->lock);
 699                 return;
 700         }
 701 #ifdef CONFIG_ARCH_OMAP16XX
 702         if (bank->method == METHOD_GPIO_1610) {
 703                 /* Disable wake-up during idle for dynamic tick */
 704                 void __iomem *reg = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
 705                 __raw_writel(1 << get_gpio_index(gpio), reg);
 706         }
 707 #endif
 708 #ifdef CONFIG_ARCH_OMAP24XX
 709         if (bank->method == METHOD_GPIO_24XX) {
 710                 /* Disable wake-up during idle for dynamic tick */
 711                 void __iomem *reg = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
 712                 __raw_writel(1 << get_gpio_index(gpio), reg);
 713         }
 714 #endif
 715         bank->reserved_map &= ~(1 << get_gpio_index(gpio));
 716         _set_gpio_direction(bank, get_gpio_index(gpio), 1);
 717         _set_gpio_irqenable(bank, gpio, 0);
 718         _clear_gpio_irqstatus(bank, gpio);
 719         spin_unlock(&bank->lock);
 720 }
 721
 722 /*
 723  * We need to unmask the GPIO bank interrupt as soon as possible to
 724  * avoid missing GPIO interrupts for other lines in the bank.
 725  * Then we need to mask-read-clear-unmask the triggered GPIO lines
 726  * in the bank to avoid missing nested interrupts for a GPIO line.
 727  * If we wait to unmask individual GPIO lines in the bank after the
 728  * line's interrupt handler has been run, we may miss some nested
 729  * interrupts.
 730  */
 731 static void gpio_irq_handler(unsigned int irq, struct irqdesc *desc,
 732                              struct pt_regs *regs)
 733 {
 734         void __iomem *isr_reg = NULL;
 735         u32 isr;
 736         unsigned int gpio_irq;
 737         struct gpio_bank *bank;
 738
 739         desc->chip->ack(irq);
 740
 741         bank = (struct gpio_bank *) desc->data;
 742         if (bank->method == METHOD_MPUIO)
 743                 isr_reg = bank->base + OMAP_MPUIO_GPIO_INT;
 744 #ifdef CONFIG_ARCH_OMAP15XX
 745         if (bank->method == METHOD_GPIO_1510)
 746                 isr_reg = bank->base + OMAP1510_GPIO_INT_STATUS;
 747 #endif
 748 #if defined(CONFIG_ARCH_OMAP16XX)
 749         if (bank->method == METHOD_GPIO_1610)
 750                 isr_reg = bank->base + OMAP1610_GPIO_IRQSTATUS1;
 751 #endif
 752 #ifdef CONFIG_ARCH_OMAP730
 753         if (bank->method == METHOD_GPIO_730)
 754                 isr_reg = bank->base + OMAP730_GPIO_INT_STATUS;
 755 #endif
 756 #ifdef CONFIG_ARCH_OMAP24XX
 757         if (bank->method == METHOD_GPIO_24XX)
 758                 isr_reg = bank->base + OMAP24XX_GPIO_IRQSTATUS1;
 759 #endif
 760
 761         while(1) {
 762                 u32 isr_saved, level_mask = 0;
 763
 764                 isr_saved = isr = __raw_readl(isr_reg);
 765                 if (cpu_is_omap24xx())
 766                         level_mask = __raw_readl(bank->base +
 767                                 OMAP24XX_GPIO_LEVELDETECT0) |
 768                                 __raw_readl(bank->base +
 769                                 OMAP24XX_GPIO_LEVELDETECT1);
 770
 771                 /* clear edge sensitive interrupts before handler(s) */
 772                 _enable_gpio_irqbank(bank, isr_saved & ~level_mask, 0);
 773                 _clear_gpio_irqbank(bank, isr_saved & ~level_mask);
 774                 _enable_gpio_irqbank(bank, isr_saved & ~level_mask, 1);
 775                 desc->chip->unmask(irq);
 776
 777                 if (!isr)
 778                         break;
 779
 780                 gpio_irq = bank->virtual_irq_start;
 781                 for (; isr != 0; isr >>= 1, gpio_irq++) {
 782                         struct irqdesc *d;
 783                         if (!(isr & 1))
 784                                 continue;
 785                         d = irq_desc + gpio_irq;
 786                         desc_handle_irq(gpio_irq, d, regs);
 787                 }
 788                 /* clear level sensitive interrupts after handler(s) */
 789                 if (cpu_is_omap24xx()) {
 790                         _enable_gpio_irqbank(bank, isr_saved & level_mask, 0);
 791                         _clear_gpio_irqbank(bank, isr_saved & level_mask);
 792                         _enable_gpio_irqbank(bank, isr_saved & level_mask, 1);
 793                 }
 794         }
 795 }
 796
 797 static void gpio_ack_irq(unsigned int irq)
 798 {
 799         unsigned int gpio = irq - IH_GPIO_BASE;
 800         struct gpio_bank *bank = get_gpio_bank(gpio);
 801
 802         _clear_gpio_irqstatus(bank, gpio);
 803 }
 804
 805 static void gpio_mask_irq(unsigned int irq)
 806 {
 807         unsigned int gpio = irq - IH_GPIO_BASE;
 808         struct gpio_bank *bank = get_gpio_bank(gpio);
 809
 810         _set_gpio_irqenable(bank, gpio, 0);
 811 }
 812
 813 static void gpio_unmask_irq(unsigned int irq)
 814 {
 815         unsigned int gpio = irq - IH_GPIO_BASE;
 816         unsigned int gpio_idx = get_gpio_index(gpio);
 817         struct gpio_bank *bank = get_gpio_bank(gpio);
 818
 819         _set_gpio_irqenable(bank, gpio_idx, 1);
 820 }
 821
 822 static void mpuio_ack_irq(unsigned int irq)
 823 {
 824         /* The ISR is reset automatically, so do nothing here. */
 825 }
 826
 827 static void mpuio_mask_irq(unsigned int irq)
 828 {
 829         unsigned int gpio = OMAP_MPUIO(irq - IH_MPUIO_BASE);
 830         struct gpio_bank *bank = get_gpio_bank(gpio);
 831
 832         _set_gpio_irqenable(bank, gpio, 0);
 833 }
 834
 835 static void mpuio_unmask_irq(unsigned int irq)
 836 {
 837         unsigned int gpio = OMAP_MPUIO(irq - IH_MPUIO_BASE);
 838         struct gpio_bank *bank = get_gpio_bank(gpio);
 839
 840         _set_gpio_irqenable(bank, gpio, 1);
 841 }
 842
 843 static struct irqchip gpio_irq_chip = {
 844         .ack            = gpio_ack_irq,
 845         .mask           = gpio_mask_irq,
 846         .unmask         = gpio_unmask_irq,
 847         .set_type       = gpio_irq_type,
 848         .set_wake       = gpio_wake_enable,
 849 };
 850
 851 static struct irqchip mpuio_irq_chip = {
 852         .ack    = mpuio_ack_irq,
 853         .mask   = mpuio_mask_irq,
 854         .unmask = mpuio_unmask_irq
 855 };
 856
 857 static int initialized;
 858 static struct clk * gpio_ick;
 859 static struct clk * gpio_fck;
 860
 861 static int __init _omap_gpio_init(void)
 862 {
 863         int i;
 864         struct gpio_bank *bank;
 865
 866         initialized = 1;
 867
 868         if (cpu_is_omap1510()) {
 869                 gpio_ick = clk_get(NULL, "arm_gpio_ck");
 870                 if (IS_ERR(gpio_ick))
 871                         printk("Could not get arm_gpio_ck\n");
 872                 else
 873                         clk_use(gpio_ick);
 874         }
 875         if (cpu_is_omap24xx()) {
 876                 gpio_ick = clk_get(NULL, "gpios_ick");
 877                 if (IS_ERR(gpio_ick))
 878                         printk("Could not get gpios_ick\n");
 879                 else
 880                         clk_use(gpio_ick);
 881                 gpio_fck = clk_get(NULL, "gpios_fck");
 882                 if (IS_ERR(gpio_ick))
 883                         printk("Could not get gpios_fck\n");
 884                 else
 885                         clk_use(gpio_fck);
 886         }
 887
 888 #ifdef CONFIG_ARCH_OMAP15XX
 889         if (cpu_is_omap1510()) {
 890                 printk(KERN_INFO "OMAP1510 GPIO hardware\n");
 891                 gpio_bank_count = 2;
 892                 gpio_bank = gpio_bank_1510;
 893         }
 894 #endif
 895 #if defined(CONFIG_ARCH_OMAP16XX)
 896         if (cpu_is_omap16xx()) {
 897                 u32 rev;
 898
 899                 gpio_bank_count = 5;
 900                 gpio_bank = gpio_bank_1610;
 901                 rev = omap_readw(gpio_bank[1].base + OMAP1610_GPIO_REVISION);
 902                 printk(KERN_INFO "OMAP GPIO hardware version %d.%d\n",
 903                        (rev >> 4) & 0x0f, rev & 0x0f);
 904         }
 905 #endif
 906 #ifdef CONFIG_ARCH_OMAP730
 907         if (cpu_is_omap730()) {
 908                 printk(KERN_INFO "OMAP730 GPIO hardware\n");
 909                 gpio_bank_count = 7;
 910                 gpio_bank = gpio_bank_730;
 911         }
 912 #endif
 913 #ifdef CONFIG_ARCH_OMAP24XX
 914         if (cpu_is_omap24xx()) {
 915                 int rev;
 916
 917                 gpio_bank_count = 4;
 918                 gpio_bank = gpio_bank_24xx;
 919                 rev = omap_readl(gpio_bank[0].base + OMAP24XX_GPIO_REVISION);
 920                 printk(KERN_INFO "OMAP24xx GPIO hardware version %d.%d\n",
 921                         (rev >> 4) & 0x0f, rev & 0x0f);
 922         }
 923 #endif
 924         for (i = 0; i < gpio_bank_count; i++) {
 925                 int j, gpio_count = 16;
 926
 927                 bank = &gpio_bank[i];
 928                 bank->reserved_map = 0;
 929                 bank->base = IO_ADDRESS(bank->base);
 930                 spin_lock_init(&bank->lock);
 931                 if (bank->method == METHOD_MPUIO) {
 932                         omap_writew(0xFFFF, OMAP_MPUIO_BASE + OMAP_MPUIO_GPIO_MASKIT);
 933                 }
 934 #ifdef CONFIG_ARCH_OMAP15XX
 935                 if (bank->method == METHOD_GPIO_1510) {
 936                         __raw_writew(0xffff, bank->base + OMAP1510_GPIO_INT_MASK);
 937                         __raw_writew(0x0000, bank->base + OMAP1510_GPIO_INT_STATUS);
 938                 }
 939 #endif
 940 #if defined(CONFIG_ARCH_OMAP16XX)
 941                 if (bank->method == METHOD_GPIO_1610) {
 942                         __raw_writew(0x0000, bank->base + OMAP1610_GPIO_IRQENABLE1);
 943                         __raw_writew(0xffff, bank->base + OMAP1610_GPIO_IRQSTATUS1);
 944                         __raw_writew(0x0014, bank->base + OMAP1610_GPIO_SYSCONFIG);
 945                 }
 946 #endif
 947 #ifdef CONFIG_ARCH_OMAP730
 948                 if (bank->method == METHOD_GPIO_730) {
 949                         __raw_writel(0xffffffff, bank->base + OMAP730_GPIO_INT_MASK);
 950                         __raw_writel(0x00000000, bank->base + OMAP730_GPIO_INT_STATUS);
 951
 952                         gpio_count = 32; /* 730 has 32-bit GPIOs */
 953                 }
 954 #endif
 955 #ifdef CONFIG_ARCH_OMAP24XX
 956                 if (bank->method == METHOD_GPIO_24XX) {
 957                         __raw_writel(0x00000000, bank->base + OMAP24XX_GPIO_IRQENABLE1);
 958                         __raw_writel(0xffffffff, bank->base + OMAP24XX_GPIO_IRQSTATUS1);
 959
 960                         gpio_count = 32;
 961                 }
 962 #endif
 963                 for (j = bank->virtual_irq_start;
 964                      j < bank->virtual_irq_start + gpio_count; j++) {
 965                         if (bank->method == METHOD_MPUIO)
 966                                 set_irq_chip(j, &mpuio_irq_chip);
 967                         else
 968                                 set_irq_chip(j, &gpio_irq_chip);
 969                         set_irq_handler(j, do_simple_IRQ);
 970                         set_irq_flags(j, IRQF_VALID);
 971                 }
 972                 set_irq_chained_handler(bank->irq, gpio_irq_handler);
 973                 set_irq_data(bank->irq, bank);
 974         }
 975
 976         /* Enable system clock for GPIO module.
 977          * The CAM_CLK_CTRL *is* really the right place. */
 978         if (cpu_is_omap16xx())
 979                 omap_writel(omap_readl(ULPD_CAM_CLK_CTRL) | 0x04, ULPD_CAM_CLK_CTRL);
 980
 981         return 0;
 982 }
 983
 984 #if defined (CONFIG_ARCH_OMAP16XX) || defined (CONFIG_ARCH_OMAP24XX)
 985 static int omap_gpio_suspend(struct sys_device *dev, pm_message_t mesg)
 986 {
 987         int i;
 988
 989         if (!cpu_is_omap24xx() && !cpu_is_omap16xx())
 990                 return 0;
 991
 992         for (i = 0; i < gpio_bank_count; i++) {
 993                 struct gpio_bank *bank = &gpio_bank[i];
 994                 void __iomem *wake_status;
 995                 void __iomem *wake_clear;
 996                 void __iomem *wake_set;
 997
 998                 switch (bank->method) {
 999                 case METHOD_GPIO_1610:
1000                         wake_status = bank->base + OMAP1610_GPIO_WAKEUPENABLE;
1001                         wake_clear = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
1002                         wake_set = bank->base + OMAP1610_GPIO_SET_WAKEUPENA;
1003                         break;
1004                 case METHOD_GPIO_24XX:
1005                         wake_status = bank->base + OMAP24XX_GPIO_SETWKUENA;
1006                         wake_clear = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
1007                         wake_set = bank->base + OMAP24XX_GPIO_SETWKUENA;
1008                         break;
1009                 default:
1010                         continue;
1011                 }
1012
1013                 spin_lock(&bank->lock);
1014                 bank->saved_wakeup = __raw_readl(wake_status);
1015                 __raw_writel(0xffffffff, wake_clear);
1016                 __raw_writel(bank->suspend_wakeup, wake_set);
1017                 spin_unlock(&bank->lock);
1018         }
1019
1020         return 0;
1021 }
1022
1023 static int omap_gpio_resume(struct sys_device *dev)
1024 {
1025         int i;
1026
1027         if (!cpu_is_omap24xx() && !cpu_is_omap16xx())
1028                 return 0;
1029
1030         for (i = 0; i < gpio_bank_count; i++) {
1031                 struct gpio_bank *bank = &gpio_bank[i];
1032                 void __iomem *wake_clear;
1033                 void __iomem *wake_set;
1034
1035                 switch (bank->method) {
1036                 case METHOD_GPIO_1610:
1037                         wake_clear = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
1038                         wake_set = bank->base + OMAP1610_GPIO_SET_WAKEUPENA;
1039                         break;
1040                 case METHOD_GPIO_24XX:
1041                         wake_clear = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
1042                         wake_set = bank->base + OMAP1610_GPIO_SET_WAKEUPENA;
1043                         break;
1044                 default:
1045                         continue;
1046                 }
1047
1048                 spin_lock(&bank->lock);
1049                 __raw_writel(0xffffffff, wake_clear);
1050                 __raw_writel(bank->saved_wakeup, wake_set);
1051                 spin_unlock(&bank->lock);
1052         }
1053
1054         return 0;
1055 }
1056
1057 static struct sysdev_class omap_gpio_sysclass = {
1058         set_kset_name("gpio"),
1059         .suspend        = omap_gpio_suspend,
1060         .resume         = omap_gpio_resume,
1061 };
1062
1063 static struct sys_device omap_gpio_device = {
1064         .id             = 0,
1065         .cls            = &omap_gpio_sysclass,
1066 };
1067 #endif
1068
1069 /*
1070  * This may get called early from board specific init
1071  * for boards that have interrupts routed via FPGA.
1072  */
1073 int omap_gpio_init(void)
1074 {
1075         if (!initialized)
1076                 return _omap_gpio_init();
1077         else
1078                 return 0;
1079 }
1080
1081 static int __init omap_gpio_sysinit(void)
1082 {
1083         int ret = 0;
1084
1085         if (!initialized)
1086                 ret = _omap_gpio_init();
1087
1088 #if defined(CONFIG_ARCH_OMAP16XX) || defined(CONFIG_ARCH_OMAP24XX)
1089         if (cpu_is_omap16xx() || cpu_is_omap24xx()) {
1090                 if (ret == 0) {
1091                         ret = sysdev_class_register(&omap_gpio_sysclass);
1092                         if (ret == 0)
1093                                 ret = sysdev_register(&omap_gpio_device);
1094                 }
1095         }
1096 #endif
1097
1098         return ret;
1099 }
1100
1101 EXPORT_SYMBOL(omap_request_gpio);
1102 EXPORT_SYMBOL(omap_free_gpio);
1103 EXPORT_SYMBOL(omap_set_gpio_direction);
1104 EXPORT_SYMBOL(omap_set_gpio_dataout);
1105 EXPORT_SYMBOL(omap_get_gpio_datain);
1106
1107 arch_initcall(omap_gpio_sysinit);