arch/x86/kernel/cpu/common.c

   1 #include <linux/init.h>
   2 #include <linux/string.h>
   3 #include <linux/delay.h>
   4 #include <linux/smp.h>
   5 #include <linux/module.h>
   6 #include <linux/percpu.h>
   7 #include <linux/bootmem.h>
   8 #include <asm/semaphore.h>
   9 #include <asm/processor.h>
  10 #include <asm/i387.h>
  11 #include <asm/msr.h>
  12 #include <asm/io.h>
  13 #include <asm/mmu_context.h>
  14 #include <asm/mtrr.h>
  15 #include <asm/mce.h>
  16 #ifdef CONFIG_X86_LOCAL_APIC
  17 #include <asm/mpspec.h>
  18 #include <asm/apic.h>
  19 #include <mach_apic.h>
  20 #endif
  21
  22 #include "cpu.h"
  23
  24 DEFINE_PER_CPU(struct gdt_page, gdt_page) = { .gdt = {
  25         [GDT_ENTRY_KERNEL_CS] = { { { 0x0000ffff, 0x00cf9a00 } } },
  26         [GDT_ENTRY_KERNEL_DS] = { { { 0x0000ffff, 0x00cf9200 } } },
  27         [GDT_ENTRY_DEFAULT_USER_CS] = { { { 0x0000ffff, 0x00cffa00 } } },
  28         [GDT_ENTRY_DEFAULT_USER_DS] = { { { 0x0000ffff, 0x00cff200 } } },
  29         /*
  30          * Segments used for calling PnP BIOS have byte granularity.
  31          * They code segments and data segments have fixed 64k limits,
  32          * the transfer segment sizes are set at run time.
  33          */
  34         /* 32-bit code */
  35         [GDT_ENTRY_PNPBIOS_CS32] = { { { 0x0000ffff, 0x00409a00 } } },
  36         /* 16-bit code */
  37         [GDT_ENTRY_PNPBIOS_CS16] = { { { 0x0000ffff, 0x00009a00 } } },
  38         /* 16-bit data */
  39         [GDT_ENTRY_PNPBIOS_DS] = { { { 0x0000ffff, 0x00009200 } } },
  40         /* 16-bit data */
  41         [GDT_ENTRY_PNPBIOS_TS1] = { { { 0x00000000, 0x00009200 } } },
  42         /* 16-bit data */
  43         [GDT_ENTRY_PNPBIOS_TS2] = { { { 0x00000000, 0x00009200 } } },
  44         /*
  45          * The APM segments have byte granularity and their bases
  46          * are set at run time.  All have 64k limits.
  47          */
  48         /* 32-bit code */
  49         [GDT_ENTRY_APMBIOS_BASE] = { { { 0x0000ffff, 0x00409a00 } } },
  50         /* 16-bit code */
  51         [GDT_ENTRY_APMBIOS_BASE+1] = { { { 0x0000ffff, 0x00009a00 } } },
  52         /* data */
  53         [GDT_ENTRY_APMBIOS_BASE+2] = { { { 0x0000ffff, 0x00409200 } } },
  54
  55         [GDT_ENTRY_ESPFIX_SS] = { { { 0x00000000, 0x00c09200 } } },
  56         [GDT_ENTRY_PERCPU] = { { { 0x00000000, 0x00000000 } } },
  57 } };
  58 EXPORT_PER_CPU_SYMBOL_GPL(gdt_page);
  59
  60 __u32 cleared_cpu_caps[NCAPINTS] __cpuinitdata;
  61
  62 static int cachesize_override __cpuinitdata = -1;
  63 static int disable_x86_fxsr __cpuinitdata;
  64 static int disable_x86_serial_nr __cpuinitdata = 1;
  65 static int disable_x86_sep __cpuinitdata;
  66
  67 struct cpu_dev * cpu_devs[X86_VENDOR_NUM] = {};
  68
  69 extern int disable_pse;
  70
  71 static void __cpuinit default_init(struct cpuinfo_x86 * c)
  72 {
  73         /* Not much we can do here... */
  74         /* Check if at least it has cpuid */
  75         if (c->cpuid_level == -1) {
  76                 /* No cpuid. It must be an ancient CPU */
  77                 if (c->x86 == 4)
  78                         strcpy(c->x86_model_id, "486");
  79                 else if (c->x86 == 3)
  80                         strcpy(c->x86_model_id, "386");
  81         }
  82 }
  83
  84 static struct cpu_dev __cpuinitdata default_cpu = {
  85         .c_init = default_init,
  86         .c_vendor = "Unknown",
  87 };
  88 static struct cpu_dev * this_cpu __cpuinitdata = &default_cpu;
  89
  90 static int __init cachesize_setup(char *str)
  91 {
  92         get_option (&str, &cachesize_override);
  93         return 1;
  94 }
  95 __setup("cachesize=", cachesize_setup);
  96
  97 int __cpuinit get_model_name(struct cpuinfo_x86 *c)
  98 {
  99         unsigned int *v;
 100         char *p, *q;
 101
 102         if (cpuid_eax(0x80000000) < 0x80000004)
 103                 return 0;
 104
 105         v = (unsigned int *) c->x86_model_id;
 106         cpuid(0x80000002, &v[0], &v[1], &v[2], &v[3]);
 107         cpuid(0x80000003, &v[4], &v[5], &v[6], &v[7]);
 108         cpuid(0x80000004, &v[8], &v[9], &v[10], &v[11]);
 109         c->x86_model_id[48] = 0;
 110
 111         /* Intel chips right-justify this string for some dumb reason;
 112            undo that brain damage */
 113         p = q = &c->x86_model_id[0];
 114         while ( *p == ' ' )
 115              p++;
 116         if ( p != q ) {
 117              while ( *p )
 118                   *q++ = *p++;
 119              while ( q <= &c->x86_model_id[48] )
 120                   *q++ = '\0';  /* Zero-pad the rest */
 121         }
 122
 123         return 1;
 124 }
 125
 126
 127 void __cpuinit display_cacheinfo(struct cpuinfo_x86 *c)
 128 {
 129         unsigned int n, dummy, ecx, edx, l2size;
 130
 131         n = cpuid_eax(0x80000000);
 132
 133         if (n >= 0x80000005) {
 134                 cpuid(0x80000005, &dummy, &dummy, &ecx, &edx);
 135                 printk(KERN_INFO "CPU: L1 I Cache: %dK (%d bytes/line), D cache %dK (%d bytes/line)\n",
 136                         edx>>24, edx&0xFF, ecx>>24, ecx&0xFF);
 137                 c->x86_cache_size=(ecx>>24)+(edx>>24);
 138         }
 139
 140         if (n < 0x80000006)     /* Some chips just has a large L1. */
 141                 return;
 142
 143         ecx = cpuid_ecx(0x80000006);
 144         l2size = ecx >> 16;
 145
 146         /* do processor-specific cache resizing */
 147         if (this_cpu->c_size_cache)
 148                 l2size = this_cpu->c_size_cache(c,l2size);
 149
 150         /* Allow user to override all this if necessary. */
 151         if (cachesize_override != -1)
 152                 l2size = cachesize_override;
 153
 154         if ( l2size == 0 )
 155                 return;         /* Again, no L2 cache is possible */
 156
 157         c->x86_cache_size = l2size;
 158
 159         printk(KERN_INFO "CPU: L2 Cache: %dK (%d bytes/line)\n",
 160                l2size, ecx & 0xFF);
 161 }
 162
 163 /* Naming convention should be: <Name> [(<Codename>)] */
 164 /* This table only is used unless init_<vendor>() below doesn't set it; */
 165 /* in particular, if CPUID levels 0x80000002..4 are supported, this isn't used */
 166
 167 /* Look up CPU names by table lookup. */
 168 static char __cpuinit *table_lookup_model(struct cpuinfo_x86 *c)
 169 {
 170         struct cpu_model_info *info;
 171
 172         if ( c->x86_model >= 16 )
 173                 return NULL;    /* Range check */
 174
 175         if (!this_cpu)
 176                 return NULL;
 177
 178         info = this_cpu->c_models;
 179
 180         while (info && info->family) {
 181                 if (info->family == c->x86)
 182                         return info->model_names[c->x86_model];
 183                 info++;
 184         }
 185         return NULL;            /* Not found */
 186 }
 187
 188
 189 static void __cpuinit get_cpu_vendor(struct cpuinfo_x86 *c, int early)
 190 {
 191         char *v = c->x86_vendor_id;
 192         int i;
 193         static int printed;
 194
 195         for (i = 0; i < X86_VENDOR_NUM; i++) {
 196                 if (cpu_devs[i]) {
 197                         if (!strcmp(v,cpu_devs[i]->c_ident[0]) ||
 198                             (cpu_devs[i]->c_ident[1] &&
 199                              !strcmp(v,cpu_devs[i]->c_ident[1]))) {
 200                                 c->x86_vendor = i;
 201                                 if (!early)
 202                                         this_cpu = cpu_devs[i];
 203                                 return;
 204                         }
 205                 }
 206         }
 207         if (!printed) {
 208                 printed++;
 209                 printk(KERN_ERR "CPU: Vendor unknown, using generic init.\n");
 210                 printk(KERN_ERR "CPU: Your system may be unstable.\n");
 211         }
 212         c->x86_vendor = X86_VENDOR_UNKNOWN;
 213         this_cpu = &default_cpu;
 214 }
 215
 216
 217 static int __init x86_fxsr_setup(char * s)
 218 {
 219         /* Tell all the other CPUs to not use it... */
 220         disable_x86_fxsr = 1;
 221
 222         /*
 223          * ... and clear the bits early in the boot_cpu_data
 224          * so that the bootup process doesn't try to do this
 225          * either.
 226          */
 227         clear_bit(X86_FEATURE_FXSR, boot_cpu_data.x86_capability);
 228         clear_bit(X86_FEATURE_XMM, boot_cpu_data.x86_capability);
 229         return 1;
 230 }
 231 __setup("nofxsr", x86_fxsr_setup);
 232
 233
 234 static int __init x86_sep_setup(char * s)
 235 {
 236         disable_x86_sep = 1;
 237         return 1;
 238 }
 239 __setup("nosep", x86_sep_setup);
 240
 241
 242 /* Standard macro to see if a specific flag is changeable */
 243 static inline int flag_is_changeable_p(u32 flag)
 244 {
 245         u32 f1, f2;
 246
 247         asm("pushfl\n\t"
 248             "pushfl\n\t"
 249             "popl %0\n\t"
 250             "movl %0,%1\n\t"
 251             "xorl %2,%0\n\t"
 252             "pushl %0\n\t"
 253             "popfl\n\t"
 254             "pushfl\n\t"
 255             "popl %0\n\t"
 256             "popfl\n\t"
 257             : "=&r" (f1), "=&r" (f2)
 258             : "ir" (flag));
 259
 260         return ((f1^f2) & flag) != 0;
 261 }
 262
 263
 264 /* Probe for the CPUID instruction */
 265 static int __cpuinit have_cpuid_p(void)
 266 {
 267         return flag_is_changeable_p(X86_EFLAGS_ID);
 268 }
 269
 270 void __init cpu_detect(struct cpuinfo_x86 *c)
 271 {
 272         /* Get vendor name */
 273         cpuid(0x00000000, &c->cpuid_level,
 274               (int *)&c->x86_vendor_id[0],
 275               (int *)&c->x86_vendor_id[8],
 276               (int *)&c->x86_vendor_id[4]);
 277
 278         c->x86 = 4;
 279         if (c->cpuid_level >= 0x00000001) {
 280                 u32 junk, tfms, cap0, misc;
 281                 cpuid(0x00000001, &tfms, &misc, &junk, &cap0);
 282                 c->x86 = (tfms >> 8) & 15;
 283                 c->x86_model = (tfms >> 4) & 15;
 284                 if (c->x86 == 0xf)
 285                         c->x86 += (tfms >> 20) & 0xff;
 286                 if (c->x86 >= 0x6)
 287                         c->x86_model += ((tfms >> 16) & 0xF) << 4;
 288                 c->x86_mask = tfms & 15;
 289                 if (cap0 & (1<<19))
 290                         c->x86_cache_alignment = ((misc >> 8) & 0xff) * 8;
 291         }
 292 }
 293
 294 /* Do minimum CPU detection early.
 295    Fields really needed: vendor, cpuid_level, family, model, mask, cache alignment.
 296    The others are not touched to avoid unwanted side effects.
 297
 298    WARNING: this function is only called on the BP.  Don't add code here
 299    that is supposed to run on all CPUs. */
 300 static void __init early_cpu_detect(void)
 301 {
 302         struct cpuinfo_x86 *c = &boot_cpu_data;
 303
 304         c->x86_cache_alignment = 32;
 305
 306         if (!have_cpuid_p())
 307                 return;
 308
 309         cpu_detect(c);
 310
 311         get_cpu_vendor(c, 1);
 312
 313         switch (c->x86_vendor) {
 314         case X86_VENDOR_AMD:
 315                 early_init_amd(c);
 316                 break;
 317         case X86_VENDOR_INTEL:
 318                 early_init_intel(c);
 319                 break;
 320         }
 321 }
 322
 323 static void __cpuinit generic_identify(struct cpuinfo_x86 * c)
 324 {
 325         u32 tfms, xlvl;
 326         int ebx;
 327
 328         if (have_cpuid_p()) {
 329                 /* Get vendor name */
 330                 cpuid(0x00000000, &c->cpuid_level,
 331                       (int *)&c->x86_vendor_id[0],
 332                       (int *)&c->x86_vendor_id[8],
 333                       (int *)&c->x86_vendor_id[4]);
 334
 335                 get_cpu_vendor(c, 0);
 336                 /* Initialize the standard set of capabilities */
 337                 /* Note that the vendor-specific code below might override */
 338
 339                 /* Intel-defined flags: level 0x00000001 */
 340                 if ( c->cpuid_level >= 0x00000001 ) {
 341                         u32 capability, excap;
 342                         cpuid(0x00000001, &tfms, &ebx, &excap, &capability);
 343                         c->x86_capability[0] = capability;
 344                         c->x86_capability[4] = excap;
 345                         c->x86 = (tfms >> 8) & 15;
 346                         c->x86_model = (tfms >> 4) & 15;
 347                         if (c->x86 == 0xf)
 348                                 c->x86 += (tfms >> 20) & 0xff;
 349                         if (c->x86 >= 0x6)
 350                                 c->x86_model += ((tfms >> 16) & 0xF) << 4;
 351                         c->x86_mask = tfms & 15;
 352 #ifdef CONFIG_X86_HT
 353                         c->apicid = phys_pkg_id((ebx >> 24) & 0xFF, 0);
 354 #else
 355                         c->apicid = (ebx >> 24) & 0xFF;
 356 #endif
 357                         if (c->x86_capability[0] & (1<<19))
 358                                 c->x86_clflush_size = ((ebx >> 8) & 0xff) * 8;
 359                 } else {
 360                         /* Have CPUID level 0 only - unheard of */
 361                         c->x86 = 4;
 362                 }
 363
 364                 /* AMD-defined flags: level 0x80000001 */
 365                 xlvl = cpuid_eax(0x80000000);
 366                 if ( (xlvl & 0xffff0000) == 0x80000000 ) {
 367                         if ( xlvl >= 0x80000001 ) {
 368                                 c->x86_capability[1] = cpuid_edx(0x80000001);
 369                                 c->x86_capability[6] = cpuid_ecx(0x80000001);
 370                         }
 371                         if ( xlvl >= 0x80000004 )
 372                                 get_model_name(c); /* Default name */
 373                 }
 374
 375                 init_scattered_cpuid_features(c);
 376         }
 377
 378 #ifdef CONFIG_X86_HT
 379         c->phys_proc_id = (cpuid_ebx(1) >> 24) & 0xff;
 380 #endif
 381 }
 382
 383 static void __cpuinit squash_the_stupid_serial_number(struct cpuinfo_x86 *c)
 384 {
 385         if (cpu_has(c, X86_FEATURE_PN) && disable_x86_serial_nr ) {
 386                 /* Disable processor serial number */
 387                 unsigned long lo,hi;
 388                 rdmsr(MSR_IA32_BBL_CR_CTL,lo,hi);
 389                 lo |= 0x200000;
 390                 wrmsr(MSR_IA32_BBL_CR_CTL,lo,hi);
 391                 printk(KERN_NOTICE "CPU serial number disabled.\n");
 392                 clear_bit(X86_FEATURE_PN, c->x86_capability);
 393
 394                 /* Disabling the serial number may affect the cpuid level */
 395                 c->cpuid_level = cpuid_eax(0);
 396         }
 397 }
 398
 399 static int __init x86_serial_nr_setup(char *s)
 400 {
 401         disable_x86_serial_nr = 0;
 402         return 1;
 403 }
 404 __setup("serialnumber", x86_serial_nr_setup);
 405
 406
 407
 408 /*
 409  * This does the hard work of actually picking apart the CPU stuff...
 410  */
 411 void __cpuinit identify_cpu(struct cpuinfo_x86 *c)
 412 {
 413         int i;
 414
 415         c->loops_per_jiffy = loops_per_jiffy;
 416         c->x86_cache_size = -1;
 417         c->x86_vendor = X86_VENDOR_UNKNOWN;
 418         c->cpuid_level = -1;    /* CPUID not detected */
 419         c->x86_model = c->x86_mask = 0; /* So far unknown... */
 420         c->x86_vendor_id[0] = '\0'; /* Unset */
 421         c->x86_model_id[0] = '\0';  /* Unset */
 422         c->x86_max_cores = 1;
 423         c->x86_clflush_size = 32;
 424         memset(&c->x86_capability, 0, sizeof c->x86_capability);
 425
 426         if (!have_cpuid_p()) {
 427                 /* First of all, decide if this is a 486 or higher */
 428                 /* It's a 486 if we can modify the AC flag */
 429                 if ( flag_is_changeable_p(X86_EFLAGS_AC) )
 430                         c->x86 = 4;
 431                 else
 432                         c->x86 = 3;
 433         }
 434
 435         generic_identify(c);
 436
 437         if (this_cpu->c_identify)
 438                 this_cpu->c_identify(c);
 439
 440         /*
 441          * Vendor-specific initialization.  In this section we
 442          * canonicalize the feature flags, meaning if there are
 443          * features a certain CPU supports which CPUID doesn't
 444          * tell us, CPUID claiming incorrect flags, or other bugs,
 445          * we handle them here.
 446          *
 447          * At the end of this section, c->x86_capability better
 448          * indicate the features this CPU genuinely supports!
 449          */
 450         if (this_cpu->c_init)
 451                 this_cpu->c_init(c);
 452
 453         /* Disable the PN if appropriate */
 454         squash_the_stupid_serial_number(c);
 455
 456         /*
 457          * The vendor-specific functions might have changed features.  Now
 458          * we do "generic changes."
 459          */
 460
 461         /* TSC disabled? */
 462         if ( tsc_disable )
 463                 clear_bit(X86_FEATURE_TSC, c->x86_capability);
 464
 465         /* FXSR disabled? */
 466         if (disable_x86_fxsr) {
 467                 clear_bit(X86_FEATURE_FXSR, c->x86_capability);
 468                 clear_bit(X86_FEATURE_XMM, c->x86_capability);
 469         }
 470
 471         /* SEP disabled? */
 472         if (disable_x86_sep)
 473                 clear_bit(X86_FEATURE_SEP, c->x86_capability);
 474
 475         if (disable_pse)
 476                 clear_bit(X86_FEATURE_PSE, c->x86_capability);
 477
 478         /* If the model name is still unset, do table lookup. */
 479         if ( !c->x86_model_id[0] ) {
 480                 char *p;
 481                 p = table_lookup_model(c);
 482                 if ( p )
 483                         strcpy(c->x86_model_id, p);
 484                 else
 485                         /* Last resort... */
 486                         sprintf(c->x86_model_id, "%02x/%02x",
 487                                 c->x86, c->x86_model);
 488         }
 489
 490         /*
 491          * On SMP, boot_cpu_data holds the common feature set between
 492          * all CPUs; so make sure that we indicate which features are
 493          * common between the CPUs.  The first time this routine gets
 494          * executed, c == &boot_cpu_data.
 495          */
 496         if ( c != &boot_cpu_data ) {
 497                 /* AND the already accumulated flags with these */
 498                 for ( i = 0 ; i < NCAPINTS ; i++ )
 499                         boot_cpu_data.x86_capability[i] &= c->x86_capability[i];
 500         }
 501
 502         /* Clear all flags overriden by options */
 503         for (i = 0; i < NCAPINTS; i++)
 504                 c->x86_capability[i] ^= cleared_cpu_caps[i];
 505
 506         /* Init Machine Check Exception if available. */
 507         mcheck_init(c);
 508
 509         select_idle_routine(c);
 510 }
 511
 512 void __init identify_boot_cpu(void)
 513 {
 514         identify_cpu(&boot_cpu_data);
 515         sysenter_setup();
 516         enable_sep_cpu();
 517         mtrr_bp_init();
 518 }
 519
 520 void __cpuinit identify_secondary_cpu(struct cpuinfo_x86 *c)
 521 {
 522         BUG_ON(c == &boot_cpu_data);
 523         identify_cpu(c);
 524         enable_sep_cpu();
 525         mtrr_ap_init();
 526 }
 527
 528 #ifdef CONFIG_X86_HT
 529 void __cpuinit detect_ht(struct cpuinfo_x86 *c)
 530 {
 531         u32     eax, ebx, ecx, edx;
 532         int     index_msb, core_bits;
 533
 534         cpuid(1, &eax, &ebx, &ecx, &edx);
 535
 536         if (!cpu_has(c, X86_FEATURE_HT) || cpu_has(c, X86_FEATURE_CMP_LEGACY))
 537                 return;
 538
 539         smp_num_siblings = (ebx & 0xff0000) >> 16;
 540
 541         if (smp_num_siblings == 1) {
 542                 printk(KERN_INFO  "CPU: Hyper-Threading is disabled\n");
 543         } else if (smp_num_siblings > 1 ) {
 544
 545                 if (smp_num_siblings > NR_CPUS) {
 546                         printk(KERN_WARNING "CPU: Unsupported number of the "
 547                                         "siblings %d", smp_num_siblings);
 548                         smp_num_siblings = 1;
 549                         return;
 550                 }
 551
 552                 index_msb = get_count_order(smp_num_siblings);
 553                 c->phys_proc_id = phys_pkg_id((ebx >> 24) & 0xFF, index_msb);
 554
 555                 printk(KERN_INFO  "CPU: Physical Processor ID: %d\n",
 556                        c->phys_proc_id);
 557
 558                 smp_num_siblings = smp_num_siblings / c->x86_max_cores;
 559
 560                 index_msb = get_count_order(smp_num_siblings) ;
 561
 562                 core_bits = get_count_order(c->x86_max_cores);
 563
 564                 c->cpu_core_id = phys_pkg_id((ebx >> 24) & 0xFF, index_msb) &
 565                                                ((1 << core_bits) - 1);
 566
 567                 if (c->x86_max_cores > 1)
 568                         printk(KERN_INFO  "CPU: Processor Core ID: %d\n",
 569                                c->cpu_core_id);
 570         }
 571 }
 572 #endif
 573
 574 void __cpuinit print_cpu_info(struct cpuinfo_x86 *c)
 575 {
 576         char *vendor = NULL;
 577
 578         if (c->x86_vendor < X86_VENDOR_NUM)
 579                 vendor = this_cpu->c_vendor;
 580         else if (c->cpuid_level >= 0)
 581                 vendor = c->x86_vendor_id;
 582
 583         if (vendor && strncmp(c->x86_model_id, vendor, strlen(vendor)))
 584                 printk("%s ", vendor);
 585
 586         if (!c->x86_model_id[0])
 587                 printk("%d86", c->x86);
 588         else
 589                 printk("%s", c->x86_model_id);
 590
 591         if (c->x86_mask || c->cpuid_level >= 0)
 592                 printk(" stepping %02x\n", c->x86_mask);
 593         else
 594                 printk("\n");
 595 }
 596
 597 cpumask_t cpu_initialized __cpuinitdata = CPU_MASK_NONE;
 598
 599 /* This is hacky. :)
 600  * We're emulating future behavior.
 601  * In the future, the cpu-specific init functions will be called implicitly
 602  * via the magic of initcalls.
 603  * They will insert themselves into the cpu_devs structure.
 604  * Then, when cpu_init() is called, we can just iterate over that array.
 605  */
 606
 607 extern int intel_cpu_init(void);
 608 extern int cyrix_init_cpu(void);
 609 extern int nsc_init_cpu(void);
 610 extern int amd_init_cpu(void);
 611 extern int centaur_init_cpu(void);
 612 extern int transmeta_init_cpu(void);
 613 extern int nexgen_init_cpu(void);
 614 extern int umc_init_cpu(void);
 615
 616 void __init early_cpu_init(void)
 617 {
 618         intel_cpu_init();
 619         cyrix_init_cpu();
 620         nsc_init_cpu();
 621         amd_init_cpu();
 622         centaur_init_cpu();
 623         transmeta_init_cpu();
 624         nexgen_init_cpu();
 625         umc_init_cpu();
 626         early_cpu_detect();
 627
 628 #ifdef CONFIG_DEBUG_PAGEALLOC
 629         /* pse is not compatible with on-the-fly unmapping,
 630          * disable it even if the cpus claim to support it.
 631          */
 632         clear_bit(X86_FEATURE_PSE, boot_cpu_data.x86_capability);
 633         disable_pse = 1;
 634 #endif
 635 }
 636
 637 /* Make sure %fs is initialized properly in idle threads */
 638 struct pt_regs * __devinit idle_regs(struct pt_regs *regs)
 639 {
 640         memset(regs, 0, sizeof(struct pt_regs));
 641         regs->fs = __KERNEL_PERCPU;
 642         return regs;
 643 }
 644
 645 /* Current gdt points %fs at the "master" per-cpu area: after this,
 646  * it's on the real one. */
 647 void switch_to_new_gdt(void)
 648 {
 649         struct desc_ptr gdt_descr;
 650
 651         gdt_descr.address = (long)get_cpu_gdt_table(smp_processor_id());
 652         gdt_descr.size = GDT_SIZE - 1;
 653         load_gdt(&gdt_descr);
 654         asm("mov %0, %%fs" : : "r" (__KERNEL_PERCPU) : "memory");
 655 }
 656
 657 /*
 658  * cpu_init() initializes state that is per-CPU. Some data is already
 659  * initialized (naturally) in the bootstrap process, such as the GDT
 660  * and IDT. We reload them nevertheless, this function acts as a
 661  * 'CPU state barrier', nothing should get across.
 662  */
 663 void __cpuinit cpu_init(void)
 664 {
 665         int cpu = smp_processor_id();
 666         struct task_struct *curr = current;
 667         struct tss_struct * t = &per_cpu(init_tss, cpu);
 668         struct thread_struct *thread = &curr->thread;
 669
 670         if (cpu_test_and_set(cpu, cpu_initialized)) {
 671                 printk(KERN_WARNING "CPU#%d already initialized!\n", cpu);
 672                 for (;;) local_irq_enable();
 673         }
 674
 675         printk(KERN_INFO "Initializing CPU#%d\n", cpu);
 676
 677         if (cpu_has_vme || cpu_has_tsc || cpu_has_de)
 678                 clear_in_cr4(X86_CR4_VME|X86_CR4_PVI|X86_CR4_TSD|X86_CR4_DE);
 679         if (tsc_disable && cpu_has_tsc) {
 680                 printk(KERN_NOTICE "Disabling TSC...\n");
 681                 /**** FIX-HPA: DOES THIS REALLY BELONG HERE? ****/
 682                 clear_bit(X86_FEATURE_TSC, boot_cpu_data.x86_capability);
 683                 set_in_cr4(X86_CR4_TSD);
 684         }
 685
 686         load_idt(&idt_descr);
 687         switch_to_new_gdt();
 688
 689         /*
 690          * Set up and load the per-CPU TSS and LDT
 691          */
 692         atomic_inc(&init_mm.mm_count);
 693         curr->active_mm = &init_mm;
 694         if (curr->mm)
 695                 BUG();
 696         enter_lazy_tlb(&init_mm, curr);
 697
 698         load_sp0(t, thread);
 699         set_tss_desc(cpu,t);
 700         load_TR_desc();
 701         load_LDT(&init_mm.context);
 702
 703 #ifdef CONFIG_DOUBLEFAULT
 704         /* Set up doublefault TSS pointer in the GDT */
 705         __set_tss_desc(cpu, GDT_ENTRY_DOUBLEFAULT_TSS, &doublefault_tss);
 706 #endif
 707
 708         /* Clear %gs. */
 709         asm volatile ("mov %0, %%gs" : : "r" (0));
 710
 711         /* Clear all 6 debug registers: */
 712         set_debugreg(0, 0);
 713         set_debugreg(0, 1);
 714         set_debugreg(0, 2);
 715         set_debugreg(0, 3);
 716         set_debugreg(0, 6);
 717         set_debugreg(0, 7);
 718
 719         /*
 720          * Force FPU initialization:
 721          */
 722         current_thread_info()->status = 0;
 723         clear_used_math();
 724         mxcsr_feature_mask_init();
 725 }
 726
 727 #ifdef CONFIG_HOTPLUG_CPU
 728 void __cpuinit cpu_uninit(void)
 729 {
 730         int cpu = raw_smp_processor_id();
 731         cpu_clear(cpu, cpu_initialized);
 732
 733         /* lazy TLB state */
 734         per_cpu(cpu_tlbstate, cpu).state = 0;
 735         per_cpu(cpu_tlbstate, cpu).active_mm = &init_mm;
 736 }
 737 #endif