arch/x86/kernel/setup_64.c

   1 /*
   2  *  Copyright (C) 1995  Linus Torvalds
   3  */
   4
   5 /*
   6  * This file handles the architecture-dependent parts of initialization
   7  */
   8
   9 #include <linux/errno.h>
  10 #include <linux/sched.h>
  11 #include <linux/kernel.h>
  12 #include <linux/mm.h>
  13 #include <linux/stddef.h>
  14 #include <linux/unistd.h>
  15 #include <linux/ptrace.h>
  16 #include <linux/slab.h>
  17 #include <linux/user.h>
  18 #include <linux/screen_info.h>
  19 #include <linux/ioport.h>
  20 #include <linux/delay.h>
  21 #include <linux/init.h>
  22 #include <linux/initrd.h>
  23 #include <linux/highmem.h>
  24 #include <linux/bootmem.h>
  25 #include <linux/module.h>
  26 #include <asm/processor.h>
  27 #include <linux/console.h>
  28 #include <linux/seq_file.h>
  29 #include <linux/crash_dump.h>
  30 #include <linux/root_dev.h>
  31 #include <linux/pci.h>
  32 #include <asm/pci-direct.h>
  33 #include <linux/efi.h>
  34 #include <linux/acpi.h>
  35 #include <linux/kallsyms.h>
  36 #include <linux/edd.h>
  37 #include <linux/iscsi_ibft.h>
  38 #include <linux/mmzone.h>
  39 #include <linux/kexec.h>
  40 #include <linux/cpufreq.h>
  41 #include <linux/dmi.h>
  42 #include <linux/dma-mapping.h>
  43 #include <linux/ctype.h>
  44 #include <linux/sort.h>
  45 #include <linux/uaccess.h>
  46 #include <linux/init_ohci1394_dma.h>
  47 #include <linux/kvm_para.h>
  48
  49 #include <asm/mtrr.h>
  50 #include <asm/uaccess.h>
  51 #include <asm/system.h>
  52 #include <asm/vsyscall.h>
  53 #include <asm/io.h>
  54 #include <asm/smp.h>
  55 #include <asm/msr.h>
  56 #include <asm/desc.h>
  57 #include <video/edid.h>
  58 #include <asm/e820.h>
  59 #include <asm/mpspec.h>
  60 #include <asm/dma.h>
  61 #include <asm/gart.h>
  62 #include <asm/mpspec.h>
  63 #include <asm/mmu_context.h>
  64 #include <asm/proto.h>
  65 #include <asm/setup.h>
  66 #include <asm/numa.h>
  67 #include <asm/sections.h>
  68 #include <asm/dmi.h>
  69 #include <asm/cacheflush.h>
  70 #include <asm/mce.h>
  71 #include <asm/ds.h>
  72 #include <asm/topology.h>
  73 #include <asm/trampoline.h>
  74 #include <asm/pat.h>
  75
  76 #include <mach_apic.h>
  77 #ifdef CONFIG_PARAVIRT
  78 #include <asm/paravirt.h>
  79 #else
  80 #define ARCH_SETUP
  81 #endif
  82
  83 /*
  84  * Machine setup..
  85  */
  86
  87 struct cpuinfo_x86 boot_cpu_data __read_mostly;
  88 EXPORT_SYMBOL(boot_cpu_data);
  89
  90 __u32 cleared_cpu_caps[NCAPINTS] __cpuinitdata;
  91
  92 unsigned long mmu_cr4_features;
  93
  94 /* Boot loader ID as an integer, for the benefit of proc_dointvec */
  95 int bootloader_type;
  96
  97 unsigned long saved_video_mode;
  98
  99 int force_mwait __cpuinitdata;
 100
 101 /*
 102  * Early DMI memory
 103  */
 104 int dmi_alloc_index;
 105 char dmi_alloc_data[DMI_MAX_DATA];
 106
 107 /*
 108  * Setup options
 109  */
 110 struct screen_info screen_info;
 111 EXPORT_SYMBOL(screen_info);
 112 struct sys_desc_table_struct {
 113         unsigned short length;
 114         unsigned char table[0];
 115 };
 116
 117 struct edid_info edid_info;
 118 EXPORT_SYMBOL_GPL(edid_info);
 119
 120 extern int root_mountflags;
 121
 122 char __initdata command_line[COMMAND_LINE_SIZE];
 123
 124 static struct resource standard_io_resources[] = {
 125         { .name = "dma1", .start = 0x00, .end = 0x1f,
 126                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
 127         { .name = "pic1", .start = 0x20, .end = 0x21,
 128                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
 129         { .name = "timer0", .start = 0x40, .end = 0x43,
 130                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
 131         { .name = "timer1", .start = 0x50, .end = 0x53,
 132                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
 133         { .name = "keyboard", .start = 0x60, .end = 0x60,
 134                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
 135         { .name = "keyboard", .start = 0x64, .end = 0x64,
 136                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
 137         { .name = "dma page reg", .start = 0x80, .end = 0x8f,
 138                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
 139         { .name = "pic2", .start = 0xa0, .end = 0xa1,
 140                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
 141         { .name = "dma2", .start = 0xc0, .end = 0xdf,
 142                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
 143         { .name = "fpu", .start = 0xf0, .end = 0xff,
 144                 .flags = IORESOURCE_BUSY | IORESOURCE_IO }
 145 };
 146
 147 #define IORESOURCE_RAM (IORESOURCE_BUSY | IORESOURCE_MEM)
 148
 149 static struct resource data_resource = {
 150         .name = "Kernel data",
 151         .start = 0,
 152         .end = 0,
 153         .flags = IORESOURCE_RAM,
 154 };
 155 static struct resource code_resource = {
 156         .name = "Kernel code",
 157         .start = 0,
 158         .end = 0,
 159         .flags = IORESOURCE_RAM,
 160 };
 161 static struct resource bss_resource = {
 162         .name = "Kernel bss",
 163         .start = 0,
 164         .end = 0,
 165         .flags = IORESOURCE_RAM,
 166 };
 167
 168 static void __cpuinit early_identify_cpu(struct cpuinfo_x86 *c);
 169
 170 #ifdef CONFIG_PROC_VMCORE
 171 /* elfcorehdr= specifies the location of elf core header
 172  * stored by the crashed kernel. This option will be passed
 173  * by kexec loader to the capture kernel.
 174  */
 175 static int __init setup_elfcorehdr(char *arg)
 176 {
 177         char *end;
 178         if (!arg)
 179                 return -EINVAL;
 180         elfcorehdr_addr = memparse(arg, &end);
 181         return end > arg ? 0 : -EINVAL;
 182 }
 183 early_param("elfcorehdr", setup_elfcorehdr);
 184 #endif
 185
 186 #ifndef CONFIG_NUMA
 187 static void __init
 188 contig_initmem_init(unsigned long start_pfn, unsigned long end_pfn)
 189 {
 190         unsigned long bootmap_size, bootmap;
 191
 192         bootmap_size = bootmem_bootmap_pages(end_pfn)<<PAGE_SHIFT;
 193         bootmap = find_e820_area(0, end_pfn<<PAGE_SHIFT, bootmap_size,
 194                                  PAGE_SIZE);
 195         if (bootmap == -1L)
 196                 panic("Cannot find bootmem map of size %ld\n", bootmap_size);
 197         bootmap_size = init_bootmem(bootmap >> PAGE_SHIFT, end_pfn);
 198         e820_register_active_regions(0, start_pfn, end_pfn);
 199         free_bootmem_with_active_regions(0, end_pfn);
 200         early_res_to_bootmem(0, end_pfn<<PAGE_SHIFT);
 201         reserve_bootmem(bootmap, bootmap_size, BOOTMEM_DEFAULT);
 202 }
 203 #endif
 204
 205 #if defined(CONFIG_EDD) || defined(CONFIG_EDD_MODULE)
 206 struct edd edd;
 207 #ifdef CONFIG_EDD_MODULE
 208 EXPORT_SYMBOL(edd);
 209 #endif
 210 /**
 211  * copy_edd() - Copy the BIOS EDD information
 212  *              from boot_params into a safe place.
 213  *
 214  */
 215 static inline void copy_edd(void)
 216 {
 217      memcpy(edd.mbr_signature, boot_params.edd_mbr_sig_buffer,
 218             sizeof(edd.mbr_signature));
 219      memcpy(edd.edd_info, boot_params.eddbuf, sizeof(edd.edd_info));
 220      edd.mbr_signature_nr = boot_params.edd_mbr_sig_buf_entries;
 221      edd.edd_info_nr = boot_params.eddbuf_entries;
 222 }
 223 #else
 224 static inline void copy_edd(void)
 225 {
 226 }
 227 #endif
 228
 229 #ifdef CONFIG_KEXEC
 230 static void __init reserve_crashkernel(void)
 231 {
 232         unsigned long long total_mem;
 233         unsigned long long crash_size, crash_base;
 234         int ret;
 235
 236         total_mem = ((unsigned long long)max_low_pfn - min_low_pfn) << PAGE_SHIFT;
 237
 238         ret = parse_crashkernel(boot_command_line, total_mem,
 239                         &crash_size, &crash_base);
 240         if (ret == 0 && crash_size) {
 241                 if (crash_base <= 0) {
 242                         printk(KERN_INFO "crashkernel reservation failed - "
 243                                         "you have to specify a base address\n");
 244                         return;
 245                 }
 246
 247                 if (reserve_bootmem_generic(crash_base, crash_size,
 248                                         BOOTMEM_EXCLUSIVE) < 0) {
 249                         printk(KERN_INFO "crashkernel reservation failed - "
 250                                         "memory is in use\n");
 251                         return;
 252                 }
 253
 254                 printk(KERN_INFO "Reserving %ldMB of memory at %ldMB "
 255                                 "for crashkernel (System RAM: %ldMB)\n",
 256                                 (unsigned long)(crash_size >> 20),
 257                                 (unsigned long)(crash_base >> 20),
 258                                 (unsigned long)(total_mem >> 20));
 259                 crashk_res.start = crash_base;
 260                 crashk_res.end   = crash_base + crash_size - 1;
 261                 insert_resource(&iomem_resource, &crashk_res);
 262         }
 263 }
 264 #else
 265 static inline void __init reserve_crashkernel(void)
 266 {}
 267 #endif
 268
 269 #ifdef CONFIG_PCI_MMCONFIG
 270 extern void __cpuinit fam10h_check_enable_mmcfg(void);
 271 extern void __init check_enable_amd_mmconf_dmi(void);
 272 #else
 273 void __cpuinit fam10h_check_enable_mmcfg(void)
 274 {
 275 }
 276 void __init check_enable_amd_mmconf_dmi(void)
 277 {
 278 }
 279 #endif
 280
 281 /*
 282  * setup_arch - architecture-specific boot-time initializations
 283  *
 284  * Note: On x86_64, fixmaps are ready for use even before this is called.
 285  */
 286 void __init setup_arch(char **cmdline_p)
 287 {
 288         unsigned i;
 289
 290         printk(KERN_INFO "Command line: %s\n", boot_command_line);
 291
 292         ROOT_DEV = old_decode_dev(boot_params.hdr.root_dev);
 293         screen_info = boot_params.screen_info;
 294         edid_info = boot_params.edid_info;
 295         saved_video_mode = boot_params.hdr.vid_mode;
 296         bootloader_type = boot_params.hdr.type_of_loader;
 297
 298 #ifdef CONFIG_BLK_DEV_RAM
 299         rd_image_start = boot_params.hdr.ram_size & RAMDISK_IMAGE_START_MASK;
 300         rd_prompt = ((boot_params.hdr.ram_size & RAMDISK_PROMPT_FLAG) != 0);
 301         rd_doload = ((boot_params.hdr.ram_size & RAMDISK_LOAD_FLAG) != 0);
 302 #endif
 303 #ifdef CONFIG_EFI
 304         if (!strncmp((char *)&boot_params.efi_info.efi_loader_signature,
 305                      "EL64", 4)) {
 306                 efi_enabled = 1;
 307                 efi_reserve_early();
 308         }
 309 #endif
 310
 311         ARCH_SETUP
 312
 313         setup_memory_map();
 314         copy_edd();
 315
 316         if (!boot_params.hdr.root_flags)
 317                 root_mountflags &= ~MS_RDONLY;
 318         init_mm.start_code = (unsigned long) &_text;
 319         init_mm.end_code = (unsigned long) &_etext;
 320         init_mm.end_data = (unsigned long) &_edata;
 321         init_mm.brk = (unsigned long) &_end;
 322
 323         code_resource.start = virt_to_phys(&_text);
 324         code_resource.end = virt_to_phys(&_etext)-1;
 325         data_resource.start = virt_to_phys(&_etext);
 326         data_resource.end = virt_to_phys(&_edata)-1;
 327         bss_resource.start = virt_to_phys(&__bss_start);
 328         bss_resource.end = virt_to_phys(&__bss_stop)-1;
 329
 330         early_identify_cpu(&boot_cpu_data);
 331
 332         strlcpy(command_line, boot_command_line, COMMAND_LINE_SIZE);
 333         *cmdline_p = command_line;
 334
 335         parse_setup_data();
 336
 337         parse_early_param();
 338
 339 #ifdef CONFIG_PROVIDE_OHCI1394_DMA_INIT
 340         if (init_ohci1394_dma_early)
 341                 init_ohci1394_dma_on_all_controllers();
 342 #endif
 343
 344         finish_e820_parsing();
 345
 346         /* after parse_early_param, so could debug it */
 347         insert_resource(&iomem_resource, &code_resource);
 348         insert_resource(&iomem_resource, &data_resource);
 349         insert_resource(&iomem_resource, &bss_resource);
 350
 351         early_gart_iommu_check();
 352
 353         e820_register_active_regions(0, 0, -1UL);
 354         /*
 355          * partially used pages are not usable - thus
 356          * we are rounding upwards:
 357          */
 358         end_pfn = e820_end_of_ram();
 359
 360         /* pre allocte 4k for mptable mpc */
 361         early_reserve_e820_mpc_new();
 362         /* update e820 for memory not covered by WB MTRRs */
 363         mtrr_bp_init();
 364         if (mtrr_trim_uncached_memory(end_pfn)) {
 365                 remove_all_active_ranges();
 366                 e820_register_active_regions(0, 0, -1UL);
 367                 end_pfn = e820_end_of_ram();
 368         }
 369
 370         num_physpages = end_pfn;
 371
 372         check_efer();
 373
 374         max_pfn_mapped = init_memory_mapping(0, (end_pfn << PAGE_SHIFT));
 375         if (efi_enabled)
 376                 efi_init();
 377
 378         vsmp_init();
 379
 380         dmi_scan_machine();
 381
 382         io_delay_init();
 383
 384 #ifdef CONFIG_KVM_CLOCK
 385         kvmclock_init();
 386 #endif
 387
 388 #ifdef CONFIG_SMP
 389         /* setup to use the early static init tables during kernel startup */
 390         x86_cpu_to_apicid_early_ptr = (void *)x86_cpu_to_apicid_init;
 391         x86_bios_cpu_apicid_early_ptr = (void *)x86_bios_cpu_apicid_init;
 392 #ifdef CONFIG_NUMA
 393         x86_cpu_to_node_map_early_ptr = (void *)x86_cpu_to_node_map_init;
 394 #endif
 395 #endif
 396
 397 #ifdef CONFIG_ACPI
 398         /*
 399          * Initialize the ACPI boot-time table parser (gets the RSDP and SDT).
 400          * Call this early for SRAT node setup.
 401          */
 402         acpi_boot_table_init();
 403 #endif
 404
 405         /* How many end-of-memory variables you have, grandma! */
 406         max_low_pfn = end_pfn;
 407         max_pfn = end_pfn;
 408         high_memory = (void *)__va(end_pfn * PAGE_SIZE - 1) + 1;
 409
 410         /* Remove active ranges so rediscovery with NUMA-awareness happens */
 411         remove_all_active_ranges();
 412
 413 #ifdef CONFIG_ACPI_NUMA
 414         /*
 415          * Parse SRAT to discover nodes.
 416          */
 417         acpi_numa_init();
 418 #endif
 419
 420 #ifdef CONFIG_NUMA
 421         numa_initmem_init(0, end_pfn);
 422 #else
 423         contig_initmem_init(0, end_pfn);
 424 #endif
 425
 426         dma32_reserve_bootmem();
 427
 428 #ifdef CONFIG_ACPI_SLEEP
 429         /*
 430          * Reserve low memory region for sleep support.
 431          */
 432        acpi_reserve_bootmem();
 433 #endif
 434
 435 #ifdef CONFIG_X86_MPPARSE
 436        /*
 437         * Find and reserve possible boot-time SMP configuration:
 438         */
 439         find_smp_config();
 440 #endif
 441 #ifdef CONFIG_BLK_DEV_INITRD
 442         if (boot_params.hdr.type_of_loader && boot_params.hdr.ramdisk_image) {
 443                 unsigned long ramdisk_image = boot_params.hdr.ramdisk_image;
 444                 unsigned long ramdisk_size  = boot_params.hdr.ramdisk_size;
 445                 unsigned long ramdisk_end   = ramdisk_image + ramdisk_size;
 446                 unsigned long end_of_mem    = end_pfn << PAGE_SHIFT;
 447
 448                 if (ramdisk_end <= end_of_mem) {
 449                         /*
 450                          * don't need to reserve again, already reserved early
 451                          * in x86_64_start_kernel, and early_res_to_bootmem
 452                          * convert that to reserved in bootmem
 453                          */
 454                         initrd_start = ramdisk_image + PAGE_OFFSET;
 455                         initrd_end = initrd_start+ramdisk_size;
 456                 } else {
 457                         free_bootmem(ramdisk_image, ramdisk_size);
 458                         printk(KERN_ERR "initrd extends beyond end of memory "
 459                                "(0x%08lx > 0x%08lx)\ndisabling initrd\n",
 460                                ramdisk_end, end_of_mem);
 461                         initrd_start = 0;
 462                 }
 463         }
 464 #endif
 465         reserve_crashkernel();
 466
 467         reserve_ibft_region();
 468
 469         paging_init();
 470         map_vsyscall();
 471
 472         early_quirks();
 473
 474 #ifdef CONFIG_ACPI
 475         /*
 476          * Read APIC and some other early information from ACPI tables.
 477          */
 478         acpi_boot_init();
 479 #endif
 480
 481         init_cpu_to_node();
 482
 483 #ifdef CONFIG_X86_MPPARSE
 484         /*
 485          * get boot-time SMP configuration:
 486          */
 487         if (smp_found_config)
 488                 get_smp_config();
 489 #endif
 490         init_apic_mappings();
 491         ioapic_init_mappings();
 492
 493         kvm_guest_init();
 494
 495         /*
 496          * We trust e820 completely. No explicit ROM probing in memory.
 497          */
 498         e820_reserve_resources();
 499         e820_mark_nosave_regions(end_pfn);
 500
 501         /* request I/O space for devices used on all i[345]86 PCs */
 502         for (i = 0; i < ARRAY_SIZE(standard_io_resources); i++)
 503                 request_resource(&ioport_resource, &standard_io_resources[i]);
 504
 505         e820_setup_gap();
 506
 507 #ifdef CONFIG_VT
 508 #if defined(CONFIG_VGA_CONSOLE)
 509         if (!efi_enabled || (efi_mem_type(0xa0000) != EFI_CONVENTIONAL_MEMORY))
 510                 conswitchp = &vga_con;
 511 #elif defined(CONFIG_DUMMY_CONSOLE)
 512         conswitchp = &dummy_con;
 513 #endif
 514 #endif
 515
 516         /* do this before identify_cpu for boot cpu */
 517         check_enable_amd_mmconf_dmi();
 518 }
 519
 520 static int __cpuinit get_model_name(struct cpuinfo_x86 *c)
 521 {
 522         unsigned int *v;
 523
 524         if (c->extended_cpuid_level < 0x80000004)
 525                 return 0;
 526
 527         v = (unsigned int *) c->x86_model_id;
 528         cpuid(0x80000002, &v[0], &v[1], &v[2], &v[3]);
 529         cpuid(0x80000003, &v[4], &v[5], &v[6], &v[7]);
 530         cpuid(0x80000004, &v[8], &v[9], &v[10], &v[11]);
 531         c->x86_model_id[48] = 0;
 532         return 1;
 533 }
 534
 535
 536 static void __cpuinit display_cacheinfo(struct cpuinfo_x86 *c)
 537 {
 538         unsigned int n, dummy, eax, ebx, ecx, edx;
 539
 540         n = c->extended_cpuid_level;
 541
 542         if (n >= 0x80000005) {
 543                 cpuid(0x80000005, &dummy, &ebx, &ecx, &edx);
 544                 printk(KERN_INFO "CPU: L1 I Cache: %dK (%d bytes/line), "
 545                        "D cache %dK (%d bytes/line)\n",
 546                        edx>>24, edx&0xFF, ecx>>24, ecx&0xFF);
 547                 c->x86_cache_size = (ecx>>24) + (edx>>24);
 548                 /* On K8 L1 TLB is inclusive, so don't count it */
 549                 c->x86_tlbsize = 0;
 550         }
 551
 552         if (n >= 0x80000006) {
 553                 cpuid(0x80000006, &dummy, &ebx, &ecx, &edx);
 554                 ecx = cpuid_ecx(0x80000006);
 555                 c->x86_cache_size = ecx >> 16;
 556                 c->x86_tlbsize += ((ebx >> 16) & 0xfff) + (ebx & 0xfff);
 557
 558                 printk(KERN_INFO "CPU: L2 Cache: %dK (%d bytes/line)\n",
 559                 c->x86_cache_size, ecx & 0xFF);
 560         }
 561         if (n >= 0x80000008) {
 562                 cpuid(0x80000008, &eax, &dummy, &dummy, &dummy);
 563                 c->x86_virt_bits = (eax >> 8) & 0xff;
 564                 c->x86_phys_bits = eax & 0xff;
 565         }
 566 }
 567
 568 #ifdef CONFIG_NUMA
 569 static int __cpuinit nearby_node(int apicid)
 570 {
 571         int i, node;
 572
 573         for (i = apicid - 1; i >= 0; i--) {
 574                 node = apicid_to_node[i];
 575                 if (node != NUMA_NO_NODE && node_online(node))
 576                         return node;
 577         }
 578         for (i = apicid + 1; i < MAX_LOCAL_APIC; i++) {
 579                 node = apicid_to_node[i];
 580                 if (node != NUMA_NO_NODE && node_online(node))
 581                         return node;
 582         }
 583         return first_node(node_online_map); /* Shouldn't happen */
 584 }
 585 #endif
 586
 587 /*
 588  * On a AMD dual core setup the lower bits of the APIC id distingush the cores.
 589  * Assumes number of cores is a power of two.
 590  */
 591 static void __cpuinit amd_detect_cmp(struct cpuinfo_x86 *c)
 592 {
 593 #ifdef CONFIG_SMP
 594         unsigned bits;
 595 #ifdef CONFIG_NUMA
 596         int cpu = smp_processor_id();
 597         int node = 0;
 598         unsigned apicid = hard_smp_processor_id();
 599 #endif
 600         bits = c->x86_coreid_bits;
 601
 602         /* Low order bits define the core id (index of core in socket) */
 603         c->cpu_core_id = c->initial_apicid & ((1 << bits)-1);
 604         /* Convert the initial APIC ID into the socket ID */
 605         c->phys_proc_id = c->initial_apicid >> bits;
 606
 607 #ifdef CONFIG_NUMA
 608         node = c->phys_proc_id;
 609         if (apicid_to_node[apicid] != NUMA_NO_NODE)
 610                 node = apicid_to_node[apicid];
 611         if (!node_online(node)) {
 612                 /* Two possibilities here:
 613                    - The CPU is missing memory and no node was created.
 614                    In that case try picking one from a nearby CPU
 615                    - The APIC IDs differ from the HyperTransport node IDs
 616                    which the K8 northbridge parsing fills in.
 617                    Assume they are all increased by a constant offset,
 618                    but in the same order as the HT nodeids.
 619                    If that doesn't result in a usable node fall back to the
 620                    path for the previous case.  */
 621
 622                 int ht_nodeid = c->initial_apicid;
 623
 624                 if (ht_nodeid >= 0 &&
 625                     apicid_to_node[ht_nodeid] != NUMA_NO_NODE)
 626                         node = apicid_to_node[ht_nodeid];
 627                 /* Pick a nearby node */
 628                 if (!node_online(node))
 629                         node = nearby_node(apicid);
 630         }
 631         numa_set_node(cpu, node);
 632
 633         printk(KERN_INFO "CPU %d/%x -> Node %d\n", cpu, apicid, node);
 634 #endif
 635 #endif
 636 }
 637
 638 static void __cpuinit early_init_amd_mc(struct cpuinfo_x86 *c)
 639 {
 640 #ifdef CONFIG_SMP
 641         unsigned bits, ecx;
 642
 643         /* Multi core CPU? */
 644         if (c->extended_cpuid_level < 0x80000008)
 645                 return;
 646
 647         ecx = cpuid_ecx(0x80000008);
 648
 649         c->x86_max_cores = (ecx & 0xff) + 1;
 650
 651         /* CPU telling us the core id bits shift? */
 652         bits = (ecx >> 12) & 0xF;
 653
 654         /* Otherwise recompute */
 655         if (bits == 0) {
 656                 while ((1 << bits) < c->x86_max_cores)
 657                         bits++;
 658         }
 659
 660         c->x86_coreid_bits = bits;
 661
 662 #endif
 663 }
 664
 665 #define ENABLE_C1E_MASK         0x18000000
 666 #define CPUID_PROCESSOR_SIGNATURE       1
 667 #define CPUID_XFAM              0x0ff00000
 668 #define CPUID_XFAM_K8           0x00000000
 669 #define CPUID_XFAM_10H          0x00100000
 670 #define CPUID_XFAM_11H          0x00200000
 671 #define CPUID_XMOD              0x000f0000
 672 #define CPUID_XMOD_REV_F        0x00040000
 673
 674 /* AMD systems with C1E don't have a working lAPIC timer. Check for that. */
 675 static __cpuinit int amd_apic_timer_broken(void)
 676 {
 677         u32 lo, hi, eax = cpuid_eax(CPUID_PROCESSOR_SIGNATURE);
 678
 679         switch (eax & CPUID_XFAM) {
 680         case CPUID_XFAM_K8:
 681                 if ((eax & CPUID_XMOD) < CPUID_XMOD_REV_F)
 682                         break;
 683         case CPUID_XFAM_10H:
 684         case CPUID_XFAM_11H:
 685                 rdmsr(MSR_K8_ENABLE_C1E, lo, hi);
 686                 if (lo & ENABLE_C1E_MASK)
 687                         return 1;
 688                 break;
 689         default:
 690                 /* err on the side of caution */
 691                 return 1;
 692         }
 693         return 0;
 694 }
 695
 696 static void __cpuinit early_init_amd(struct cpuinfo_x86 *c)
 697 {
 698         early_init_amd_mc(c);
 699
 700         /* c->x86_power is 8000_0007 edx. Bit 8 is constant TSC */
 701         if (c->x86_power & (1<<8))
 702                 set_cpu_cap(c, X86_FEATURE_CONSTANT_TSC);
 703 }
 704
 705 static void __cpuinit init_amd(struct cpuinfo_x86 *c)
 706 {
 707         unsigned level;
 708
 709 #ifdef CONFIG_SMP
 710         unsigned long value;
 711
 712         /*
 713          * Disable TLB flush filter by setting HWCR.FFDIS on K8
 714          * bit 6 of msr C001_0015
 715          *
 716          * Errata 63 for SH-B3 steppings
 717          * Errata 122 for all steppings (F+ have it disabled by default)
 718          */
 719         if (c->x86 == 15) {
 720                 rdmsrl(MSR_K8_HWCR, value);
 721                 value |= 1 << 6;
 722                 wrmsrl(MSR_K8_HWCR, value);
 723         }
 724 #endif
 725
 726         /* Bit 31 in normal CPUID used for nonstandard 3DNow ID;
 727            3DNow is IDd by bit 31 in extended CPUID (1*32+31) anyway */
 728         clear_cpu_cap(c, 0*32+31);
 729
 730         /* On C+ stepping K8 rep microcode works well for copy/memset */
 731         level = cpuid_eax(1);
 732         if (c->x86 == 15 && ((level >= 0x0f48 && level < 0x0f50) ||
 733                              level >= 0x0f58))
 734                 set_cpu_cap(c, X86_FEATURE_REP_GOOD);
 735         if (c->x86 == 0x10 || c->x86 == 0x11)
 736                 set_cpu_cap(c, X86_FEATURE_REP_GOOD);
 737
 738         /* Enable workaround for FXSAVE leak */
 739         if (c->x86 >= 6)
 740                 set_cpu_cap(c, X86_FEATURE_FXSAVE_LEAK);
 741
 742         level = get_model_name(c);
 743         if (!level) {
 744                 switch (c->x86) {
 745                 case 15:
 746                         /* Should distinguish Models here, but this is only
 747                            a fallback anyways. */
 748                         strcpy(c->x86_model_id, "Hammer");
 749                         break;
 750                 }
 751         }
 752         display_cacheinfo(c);
 753
 754         /* Multi core CPU? */
 755         if (c->extended_cpuid_level >= 0x80000008)
 756                 amd_detect_cmp(c);
 757
 758         if (c->extended_cpuid_level >= 0x80000006 &&
 759                 (cpuid_edx(0x80000006) & 0xf000))
 760                 num_cache_leaves = 4;
 761         else
 762                 num_cache_leaves = 3;
 763
 764         if (c->x86 == 0xf || c->x86 == 0x10 || c->x86 == 0x11)
 765                 set_cpu_cap(c, X86_FEATURE_K8);
 766
 767         /* MFENCE stops RDTSC speculation */
 768         set_cpu_cap(c, X86_FEATURE_MFENCE_RDTSC);
 769
 770         if (c->x86 == 0x10)
 771                 fam10h_check_enable_mmcfg();
 772
 773         if (amd_apic_timer_broken())
 774                 disable_apic_timer = 1;
 775
 776         if (c == &boot_cpu_data && c->x86 >= 0xf && c->x86 <= 0x11) {
 777                 unsigned long long tseg;
 778
 779                 /*
 780                  * Split up direct mapping around the TSEG SMM area.
 781                  * Don't do it for gbpages because there seems very little
 782                  * benefit in doing so.
 783                  */
 784                 if (!rdmsrl_safe(MSR_K8_TSEG_ADDR, &tseg) &&
 785                 (tseg >> PMD_SHIFT) < (max_pfn_mapped >> (PMD_SHIFT-PAGE_SHIFT)))
 786                         set_memory_4k((unsigned long)__va(tseg), 1);
 787         }
 788 }
 789
 790 void __cpuinit detect_ht(struct cpuinfo_x86 *c)
 791 {
 792 #ifdef CONFIG_SMP
 793         u32 eax, ebx, ecx, edx;
 794         int index_msb, core_bits;
 795
 796         cpuid(1, &eax, &ebx, &ecx, &edx);
 797
 798
 799         if (!cpu_has(c, X86_FEATURE_HT))
 800                 return;
 801         if (cpu_has(c, X86_FEATURE_CMP_LEGACY))
 802                 goto out;
 803
 804         smp_num_siblings = (ebx & 0xff0000) >> 16;
 805
 806         if (smp_num_siblings == 1) {
 807                 printk(KERN_INFO  "CPU: Hyper-Threading is disabled\n");
 808         } else if (smp_num_siblings > 1) {
 809
 810                 if (smp_num_siblings > NR_CPUS) {
 811                         printk(KERN_WARNING "CPU: Unsupported number of "
 812                                "siblings %d", smp_num_siblings);
 813                         smp_num_siblings = 1;
 814                         return;
 815                 }
 816
 817                 index_msb = get_count_order(smp_num_siblings);
 818                 c->phys_proc_id = phys_pkg_id(index_msb);
 819
 820                 smp_num_siblings = smp_num_siblings / c->x86_max_cores;
 821
 822                 index_msb = get_count_order(smp_num_siblings);
 823
 824                 core_bits = get_count_order(c->x86_max_cores);
 825
 826                 c->cpu_core_id = phys_pkg_id(index_msb) &
 827                                                ((1 << core_bits) - 1);
 828         }
 829 out:
 830         if ((c->x86_max_cores * smp_num_siblings) > 1) {
 831                 printk(KERN_INFO  "CPU: Physical Processor ID: %d\n",
 832                        c->phys_proc_id);
 833                 printk(KERN_INFO  "CPU: Processor Core ID: %d\n",
 834                        c->cpu_core_id);
 835         }
 836
 837 #endif
 838 }
 839
 840 /*
 841  * find out the number of processor cores on the die
 842  */
 843 static int __cpuinit intel_num_cpu_cores(struct cpuinfo_x86 *c)
 844 {
 845         unsigned int eax, t;
 846
 847         if (c->cpuid_level < 4)
 848                 return 1;
 849
 850         cpuid_count(4, 0, &eax, &t, &t, &t);
 851
 852         if (eax & 0x1f)
 853                 return ((eax >> 26) + 1);
 854         else
 855                 return 1;
 856 }
 857
 858 static void __cpuinit srat_detect_node(void)
 859 {
 860 #ifdef CONFIG_NUMA
 861         unsigned node;
 862         int cpu = smp_processor_id();
 863         int apicid = hard_smp_processor_id();
 864
 865         /* Don't do the funky fallback heuristics the AMD version employs
 866            for now. */
 867         node = apicid_to_node[apicid];
 868         if (node == NUMA_NO_NODE || !node_online(node))
 869                 node = first_node(node_online_map);
 870         numa_set_node(cpu, node);
 871
 872         printk(KERN_INFO "CPU %d/%x -> Node %d\n", cpu, apicid, node);
 873 #endif
 874 }
 875
 876 static void __cpuinit early_init_intel(struct cpuinfo_x86 *c)
 877 {
 878         if ((c->x86 == 0xf && c->x86_model >= 0x03) ||
 879             (c->x86 == 0x6 && c->x86_model >= 0x0e))
 880                 set_cpu_cap(c, X86_FEATURE_CONSTANT_TSC);
 881 }
 882
 883 static void __cpuinit init_intel(struct cpuinfo_x86 *c)
 884 {
 885         /* Cache sizes */
 886         unsigned n;
 887
 888         init_intel_cacheinfo(c);
 889         if (c->cpuid_level > 9) {
 890                 unsigned eax = cpuid_eax(10);
 891                 /* Check for version and the number of counters */
 892                 if ((eax & 0xff) && (((eax>>8) & 0xff) > 1))
 893                         set_cpu_cap(c, X86_FEATURE_ARCH_PERFMON);
 894         }
 895
 896         if (cpu_has_ds) {
 897                 unsigned int l1, l2;
 898                 rdmsr(MSR_IA32_MISC_ENABLE, l1, l2);
 899                 if (!(l1 & (1<<11)))
 900                         set_cpu_cap(c, X86_FEATURE_BTS);
 901                 if (!(l1 & (1<<12)))
 902                         set_cpu_cap(c, X86_FEATURE_PEBS);
 903         }
 904
 905
 906         if (cpu_has_bts)
 907                 ds_init_intel(c);
 908
 909         n = c->extended_cpuid_level;
 910         if (n >= 0x80000008) {
 911                 unsigned eax = cpuid_eax(0x80000008);
 912                 c->x86_virt_bits = (eax >> 8) & 0xff;
 913                 c->x86_phys_bits = eax & 0xff;
 914                 /* CPUID workaround for Intel 0F34 CPU */
 915                 if (c->x86_vendor == X86_VENDOR_INTEL &&
 916                     c->x86 == 0xF && c->x86_model == 0x3 &&
 917                     c->x86_mask == 0x4)
 918                         c->x86_phys_bits = 36;
 919         }
 920
 921         if (c->x86 == 15)
 922                 c->x86_cache_alignment = c->x86_clflush_size * 2;
 923         if (c->x86 == 6)
 924                 set_cpu_cap(c, X86_FEATURE_REP_GOOD);
 925         set_cpu_cap(c, X86_FEATURE_LFENCE_RDTSC);
 926         c->x86_max_cores = intel_num_cpu_cores(c);
 927
 928         srat_detect_node();
 929 }
 930
 931 static void __cpuinit early_init_centaur(struct cpuinfo_x86 *c)
 932 {
 933         if (c->x86 == 0x6 && c->x86_model >= 0xf)
 934                 set_cpu_cap(c, X86_FEATURE_CONSTANT_TSC);
 935 }
 936
 937 static void __cpuinit init_centaur(struct cpuinfo_x86 *c)
 938 {
 939         /* Cache sizes */
 940         unsigned n;
 941
 942         n = c->extended_cpuid_level;
 943         if (n >= 0x80000008) {
 944                 unsigned eax = cpuid_eax(0x80000008);
 945                 c->x86_virt_bits = (eax >> 8) & 0xff;
 946                 c->x86_phys_bits = eax & 0xff;
 947         }
 948
 949         if (c->x86 == 0x6 && c->x86_model >= 0xf) {
 950                 c->x86_cache_alignment = c->x86_clflush_size * 2;
 951                 set_cpu_cap(c, X86_FEATURE_CONSTANT_TSC);
 952                 set_cpu_cap(c, X86_FEATURE_REP_GOOD);
 953         }
 954         set_cpu_cap(c, X86_FEATURE_LFENCE_RDTSC);
 955 }
 956
 957 static void __cpuinit get_cpu_vendor(struct cpuinfo_x86 *c)
 958 {
 959         char *v = c->x86_vendor_id;
 960
 961         if (!strcmp(v, "AuthenticAMD"))
 962                 c->x86_vendor = X86_VENDOR_AMD;
 963         else if (!strcmp(v, "GenuineIntel"))
 964                 c->x86_vendor = X86_VENDOR_INTEL;
 965         else if (!strcmp(v, "CentaurHauls"))
 966                 c->x86_vendor = X86_VENDOR_CENTAUR;
 967         else
 968                 c->x86_vendor = X86_VENDOR_UNKNOWN;
 969 }
 970
 971 /* Do some early cpuid on the boot CPU to get some parameter that are
 972    needed before check_bugs. Everything advanced is in identify_cpu
 973    below. */
 974 static void __cpuinit early_identify_cpu(struct cpuinfo_x86 *c)
 975 {
 976         u32 tfms, xlvl;
 977
 978         c->loops_per_jiffy = loops_per_jiffy;
 979         c->x86_cache_size = -1;
 980         c->x86_vendor = X86_VENDOR_UNKNOWN;
 981         c->x86_model = c->x86_mask = 0; /* So far unknown... */
 982         c->x86_vendor_id[0] = '\0'; /* Unset */
 983         c->x86_model_id[0] = '\0';  /* Unset */
 984         c->x86_clflush_size = 64;
 985         c->x86_cache_alignment = c->x86_clflush_size;
 986         c->x86_max_cores = 1;
 987         c->x86_coreid_bits = 0;
 988         c->extended_cpuid_level = 0;
 989         memset(&c->x86_capability, 0, sizeof c->x86_capability);
 990
 991         /* Get vendor name */
 992         cpuid(0x00000000, (unsigned int *)&c->cpuid_level,
 993               (unsigned int *)&c->x86_vendor_id[0],
 994               (unsigned int *)&c->x86_vendor_id[8],
 995               (unsigned int *)&c->x86_vendor_id[4]);
 996
 997         get_cpu_vendor(c);
 998
 999         /* Initialize the standard set of capabilities */
1000         /* Note that the vendor-specific code below might override */
1001
1002         /* Intel-defined flags: level 0x00000001 */
1003         if (c->cpuid_level >= 0x00000001) {
1004                 __u32 misc;
1005                 cpuid(0x00000001, &tfms, &misc, &c->x86_capability[4],
1006                       &c->x86_capability[0]);
1007                 c->x86 = (tfms >> 8) & 0xf;
1008                 c->x86_model = (tfms >> 4) & 0xf;
1009                 c->x86_mask = tfms & 0xf;
1010                 if (c->x86 == 0xf)
1011                         c->x86 += (tfms >> 20) & 0xff;
1012                 if (c->x86 >= 0x6)
1013                         c->x86_model += ((tfms >> 16) & 0xF) << 4;
1014                 if (test_cpu_cap(c, X86_FEATURE_CLFLSH))
1015                         c->x86_clflush_size = ((misc >> 8) & 0xff) * 8;
1016         } else {
1017                 /* Have CPUID level 0 only - unheard of */
1018                 c->x86 = 4;
1019         }
1020
1021         c->initial_apicid = (cpuid_ebx(1) >> 24) & 0xff;
1022 #ifdef CONFIG_SMP
1023         c->phys_proc_id = c->initial_apicid;
1024 #endif
1025         /* AMD-defined flags: level 0x80000001 */
1026         xlvl = cpuid_eax(0x80000000);
1027         c->extended_cpuid_level = xlvl;
1028         if ((xlvl & 0xffff0000) == 0x80000000) {
1029                 if (xlvl >= 0x80000001) {
1030                         c->x86_capability[1] = cpuid_edx(0x80000001);
1031                         c->x86_capability[6] = cpuid_ecx(0x80000001);
1032                 }
1033                 if (xlvl >= 0x80000004)
1034                         get_model_name(c); /* Default name */
1035         }
1036
1037         /* Transmeta-defined flags: level 0x80860001 */
1038         xlvl = cpuid_eax(0x80860000);
1039         if ((xlvl & 0xffff0000) == 0x80860000) {
1040                 /* Don't set x86_cpuid_level here for now to not confuse. */
1041                 if (xlvl >= 0x80860001)
1042                         c->x86_capability[2] = cpuid_edx(0x80860001);
1043         }
1044
1045         c->extended_cpuid_level = cpuid_eax(0x80000000);
1046         if (c->extended_cpuid_level >= 0x80000007)
1047                 c->x86_power = cpuid_edx(0x80000007);
1048
1049         switch (c->x86_vendor) {
1050         case X86_VENDOR_AMD:
1051                 early_init_amd(c);
1052                 break;
1053         case X86_VENDOR_INTEL:
1054                 early_init_intel(c);
1055                 break;
1056         case X86_VENDOR_CENTAUR:
1057                 early_init_centaur(c);
1058                 break;
1059         }
1060
1061         validate_pat_support(c);
1062 }
1063
1064 /*
1065  * This does the hard work of actually picking apart the CPU stuff...
1066  */
1067 void __cpuinit identify_cpu(struct cpuinfo_x86 *c)
1068 {
1069         int i;
1070
1071         early_identify_cpu(c);
1072
1073         init_scattered_cpuid_features(c);
1074
1075         c->apicid = phys_pkg_id(0);
1076
1077         /*
1078          * Vendor-specific initialization.  In this section we
1079          * canonicalize the feature flags, meaning if there are
1080          * features a certain CPU supports which CPUID doesn't
1081          * tell us, CPUID claiming incorrect flags, or other bugs,
1082          * we handle them here.
1083          *
1084          * At the end of this section, c->x86_capability better
1085          * indicate the features this CPU genuinely supports!
1086          */
1087         switch (c->x86_vendor) {
1088         case X86_VENDOR_AMD:
1089                 init_amd(c);
1090                 break;
1091
1092         case X86_VENDOR_INTEL:
1093                 init_intel(c);
1094                 break;
1095
1096         case X86_VENDOR_CENTAUR:
1097                 init_centaur(c);
1098                 break;
1099
1100         case X86_VENDOR_UNKNOWN:
1101         default:
1102                 display_cacheinfo(c);
1103                 break;
1104         }
1105
1106         detect_ht(c);
1107
1108         /*
1109          * On SMP, boot_cpu_data holds the common feature set between
1110          * all CPUs; so make sure that we indicate which features are
1111          * common between the CPUs.  The first time this routine gets
1112          * executed, c == &boot_cpu_data.
1113          */
1114         if (c != &boot_cpu_data) {
1115                 /* AND the already accumulated flags with these */
1116                 for (i = 0; i < NCAPINTS; i++)
1117                         boot_cpu_data.x86_capability[i] &= c->x86_capability[i];
1118         }
1119
1120         /* Clear all flags overriden by options */
1121         for (i = 0; i < NCAPINTS; i++)
1122                 c->x86_capability[i] &= ~cleared_cpu_caps[i];
1123
1124 #ifdef CONFIG_X86_MCE
1125         mcheck_init(c);
1126 #endif
1127         select_idle_routine(c);
1128
1129 #ifdef CONFIG_NUMA
1130         numa_add_cpu(smp_processor_id());
1131 #endif
1132
1133 }
1134
1135 void __cpuinit identify_boot_cpu(void)
1136 {
1137         identify_cpu(&boot_cpu_data);
1138 }
1139
1140 void __cpuinit identify_secondary_cpu(struct cpuinfo_x86 *c)
1141 {
1142         BUG_ON(c == &boot_cpu_data);
1143         identify_cpu(c);
1144         mtrr_ap_init();
1145 }
1146
1147 static __init int setup_noclflush(char *arg)
1148 {
1149         setup_clear_cpu_cap(X86_FEATURE_CLFLSH);
1150         return 1;
1151 }
1152 __setup("noclflush", setup_noclflush);
1153
1154 void __cpuinit print_cpu_info(struct cpuinfo_x86 *c)
1155 {
1156         if (c->x86_model_id[0])
1157                 printk(KERN_CONT "%s", c->x86_model_id);
1158
1159         if (c->x86_mask || c->cpuid_level >= 0)
1160                 printk(KERN_CONT " stepping %02x\n", c->x86_mask);
1161         else
1162                 printk(KERN_CONT "\n");
1163 }
1164
1165 static __init int setup_disablecpuid(char *arg)
1166 {
1167         int bit;
1168         if (get_option(&arg, &bit) && bit < NCAPINTS*32)
1169                 setup_clear_cpu_cap(bit);
1170         else
1171                 return 0;
1172         return 1;
1173 }
1174 __setup("clearcpuid=", setup_disablecpuid);