drivers/ide/pci/scc_pata.c

   1 /*
   2  * Support for IDE interfaces on Celleb platform
   3  *
   4  * (C) Copyright 2006 TOSHIBA CORPORATION
   5  *
   6  * This code is based on drivers/ide/pci/siimage.c:
   7  * Copyright (C) 2001-2002      Andre Hedrick <andre@linux-ide.org>
   8  * Copyright (C) 2003           Red Hat <alan@redhat.com>
   9  *
  10  * This program is free software; you can redistribute it and/or modify
  11  * it under the terms of the GNU General Public License as published by
  12  * the Free Software Foundation; either version 2 of the License, or
  13  * (at your option) any later version.
  14  *
  15  * This program is distributed in the hope that it will be useful,
  16  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  17  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  18  * GNU General Public License for more details.
  19  *
  20  * You should have received a copy of the GNU General Public License along
  21  * with this program; if not, write to the Free Software Foundation, Inc.,
  22  * 51 Franklin Street, Fifth Floor, Boston, MA 02110-1301 USA.
  23  */
  24
  25 #include <linux/types.h>
  26 #include <linux/module.h>
  27 #include <linux/pci.h>
  28 #include <linux/delay.h>
  29 #include <linux/hdreg.h>
  30 #include <linux/ide.h>
  31 #include <linux/init.h>
  32
  33 #define PCI_DEVICE_ID_TOSHIBA_SCC_ATA            0x01b4
  34
  35 #define SCC_PATA_NAME           "scc IDE"
  36
  37 #define TDVHSEL_MASTER          0x00000001
  38 #define TDVHSEL_SLAVE           0x00000004
  39
  40 #define MODE_JCUSFEN            0x00000080
  41
  42 #define CCKCTRL_ATARESET        0x00040000
  43 #define CCKCTRL_BUFCNT          0x00020000
  44 #define CCKCTRL_CRST            0x00010000
  45 #define CCKCTRL_OCLKEN          0x00000100
  46 #define CCKCTRL_ATACLKOEN       0x00000002
  47 #define CCKCTRL_LCLKEN          0x00000001
  48
  49 #define QCHCD_IOS_SS            0x00000001
  50
  51 #define QCHSD_STPDIAG           0x00020000
  52
  53 #define INTMASK_MSK             0xD1000012
  54 #define INTSTS_SERROR           0x80000000
  55 #define INTSTS_PRERR            0x40000000
  56 #define INTSTS_RERR             0x10000000
  57 #define INTSTS_ICERR            0x01000000
  58 #define INTSTS_BMSINT           0x00000010
  59 #define INTSTS_BMHE             0x00000008
  60 #define INTSTS_IOIRQS           0x00000004
  61 #define INTSTS_INTRQ            0x00000002
  62 #define INTSTS_ACTEINT          0x00000001
  63
  64 #define ECMODE_VALUE 0x01
  65
  66 static struct scc_ports {
  67         unsigned long ctl, dma;
  68         unsigned char hwif_id;  /* for removing hwif from system */
  69 } scc_ports[MAX_HWIFS];
  70
  71 /* PIO transfer mode  table */
  72 /* JCHST */
  73 static unsigned long JCHSTtbl[2][7] = {
  74         {0x0E, 0x05, 0x02, 0x03, 0x02, 0x00, 0x00},   /* 100MHz */
  75         {0x13, 0x07, 0x04, 0x04, 0x03, 0x00, 0x00}    /* 133MHz */
  76 };
  77
  78 /* JCHHT */
  79 static unsigned long JCHHTtbl[2][7] = {
  80         {0x0E, 0x02, 0x02, 0x02, 0x02, 0x00, 0x00},   /* 100MHz */
  81         {0x13, 0x03, 0x03, 0x03, 0x03, 0x00, 0x00}    /* 133MHz */
  82 };
  83
  84 /* JCHCT */
  85 static unsigned long JCHCTtbl[2][7] = {
  86         {0x1D, 0x1D, 0x1C, 0x0B, 0x06, 0x00, 0x00},   /* 100MHz */
  87         {0x27, 0x26, 0x26, 0x0E, 0x09, 0x00, 0x00}    /* 133MHz */
  88 };
  89
  90
  91 /* DMA transfer mode  table */
  92 /* JCHDCTM/JCHDCTS */
  93 static unsigned long JCHDCTxtbl[2][7] = {
  94         {0x0A, 0x06, 0x04, 0x03, 0x01, 0x00, 0x00},   /* 100MHz */
  95         {0x0E, 0x09, 0x06, 0x04, 0x02, 0x01, 0x00}    /* 133MHz */
  96 };
  97
  98 /* JCSTWTM/JCSTWTS  */
  99 static unsigned long JCSTWTxtbl[2][7] = {
 100         {0x06, 0x04, 0x03, 0x02, 0x02, 0x02, 0x00},   /* 100MHz */
 101         {0x09, 0x06, 0x04, 0x02, 0x02, 0x02, 0x02}    /* 133MHz */
 102 };
 103
 104 /* JCTSS */
 105 static unsigned long JCTSStbl[2][7] = {
 106         {0x05, 0x05, 0x05, 0x05, 0x05, 0x05, 0x00},   /* 100MHz */
 107         {0x05, 0x05, 0x05, 0x05, 0x05, 0x05, 0x05}    /* 133MHz */
 108 };
 109
 110 /* JCENVT */
 111 static unsigned long JCENVTtbl[2][7] = {
 112         {0x01, 0x01, 0x01, 0x01, 0x01, 0x01, 0x00},   /* 100MHz */
 113         {0x02, 0x02, 0x02, 0x02, 0x02, 0x02, 0x02}    /* 133MHz */
 114 };
 115
 116 /* JCACTSELS/JCACTSELM */
 117 static unsigned long JCACTSELtbl[2][7] = {
 118         {0x00, 0x00, 0x00, 0x00, 0x01, 0x01, 0x00},   /* 100MHz */
 119         {0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x01}    /* 133MHz */
 120 };
 121
 122
 123 static u8 scc_ide_inb(unsigned long port)
 124 {
 125         u32 data = in_be32((void*)port);
 126         return (u8)data;
 127 }
 128
 129 static u16 scc_ide_inw(unsigned long port)
 130 {
 131         u32 data = in_be32((void*)port);
 132         return (u16)data;
 133 }
 134
 135 static void scc_ide_insw(unsigned long port, void *addr, u32 count)
 136 {
 137         u16 *ptr = (u16 *)addr;
 138         while (count--) {
 139                 *ptr++ = le16_to_cpu(in_be32((void*)port));
 140         }
 141 }
 142
 143 static void scc_ide_insl(unsigned long port, void *addr, u32 count)
 144 {
 145         u16 *ptr = (u16 *)addr;
 146         while (count--) {
 147                 *ptr++ = le16_to_cpu(in_be32((void*)port));
 148                 *ptr++ = le16_to_cpu(in_be32((void*)port));
 149         }
 150 }
 151
 152 static void scc_ide_outb(u8 addr, unsigned long port)
 153 {
 154         out_be32((void*)port, addr);
 155 }
 156
 157 static void scc_ide_outw(u16 addr, unsigned long port)
 158 {
 159         out_be32((void*)port, addr);
 160 }
 161
 162 static void
 163 scc_ide_outbsync(ide_drive_t * drive, u8 addr, unsigned long port)
 164 {
 165         ide_hwif_t *hwif = HWIF(drive);
 166
 167         out_be32((void*)port, addr);
 168         eieio();
 169         in_be32((void*)(hwif->dma_base + 0x01c));
 170         eieio();
 171 }
 172
 173 static void
 174 scc_ide_outsw(unsigned long port, void *addr, u32 count)
 175 {
 176         u16 *ptr = (u16 *)addr;
 177         while (count--) {
 178                 out_be32((void*)port, cpu_to_le16(*ptr++));
 179         }
 180 }
 181
 182 static void
 183 scc_ide_outsl(unsigned long port, void *addr, u32 count)
 184 {
 185         u16 *ptr = (u16 *)addr;
 186         while (count--) {
 187                 out_be32((void*)port, cpu_to_le16(*ptr++));
 188                 out_be32((void*)port, cpu_to_le16(*ptr++));
 189         }
 190 }
 191
 192 /**
 193  *      scc_tune_pio    -       tune a drive PIO mode
 194  *      @drive: drive to tune
 195  *      @mode_wanted: the target operating mode
 196  *
 197  *      Load the timing settings for this device mode into the
 198  *      controller.
 199  */
 200
 201 static void scc_tune_pio(ide_drive_t *drive, const u8 pio)
 202 {
 203         ide_hwif_t *hwif = HWIF(drive);
 204         struct scc_ports *ports = ide_get_hwifdata(hwif);
 205         unsigned long ctl_base = ports->ctl;
 206         unsigned long cckctrl_port = ctl_base + 0xff0;
 207         unsigned long piosht_port = ctl_base + 0x000;
 208         unsigned long pioct_port = ctl_base + 0x004;
 209         unsigned long reg;
 210         int offset;
 211
 212         reg = in_be32((void __iomem *)cckctrl_port);
 213         if (reg & CCKCTRL_ATACLKOEN) {
 214                 offset = 1; /* 133MHz */
 215         } else {
 216                 offset = 0; /* 100MHz */
 217         }
 218         reg = JCHSTtbl[offset][pio] << 16 | JCHHTtbl[offset][pio];
 219         out_be32((void __iomem *)piosht_port, reg);
 220         reg = JCHCTtbl[offset][pio];
 221         out_be32((void __iomem *)pioct_port, reg);
 222 }
 223
 224 static void scc_tuneproc(ide_drive_t *drive, u8 pio)
 225 {
 226         pio = ide_get_best_pio_mode(drive, pio, 4);
 227         scc_tune_pio(drive, pio);
 228         ide_config_drive_speed(drive, XFER_PIO_0 + pio);
 229 }
 230
 231 /**
 232  *      scc_tune_chipset        -       tune a drive DMA mode
 233  *      @drive: Drive to set up
 234  *      @speed: speed we want to achieve
 235  *
 236  *      Load the timing settings for this device mode into the
 237  *      controller.
 238  */
 239
 240 static int scc_tune_chipset(ide_drive_t *drive, const u8 speed)
 241 {
 242         ide_hwif_t *hwif = HWIF(drive);
 243         struct scc_ports *ports = ide_get_hwifdata(hwif);
 244         unsigned long ctl_base = ports->ctl;
 245         unsigned long cckctrl_port = ctl_base + 0xff0;
 246         unsigned long mdmact_port = ctl_base + 0x008;
 247         unsigned long mcrcst_port = ctl_base + 0x00c;
 248         unsigned long sdmact_port = ctl_base + 0x010;
 249         unsigned long scrcst_port = ctl_base + 0x014;
 250         unsigned long udenvt_port = ctl_base + 0x018;
 251         unsigned long tdvhsel_port   = ctl_base + 0x020;
 252         int is_slave = (&hwif->drives[1] == drive);
 253         int offset, idx;
 254         unsigned long reg;
 255         unsigned long jcactsel;
 256
 257         reg = in_be32((void __iomem *)cckctrl_port);
 258         if (reg & CCKCTRL_ATACLKOEN) {
 259                 offset = 1; /* 133MHz */
 260         } else {
 261                 offset = 0; /* 100MHz */
 262         }
 263
 264         switch (speed) {
 265         case XFER_UDMA_6:
 266         case XFER_UDMA_5:
 267         case XFER_UDMA_4:
 268         case XFER_UDMA_3:
 269         case XFER_UDMA_2:
 270         case XFER_UDMA_1:
 271         case XFER_UDMA_0:
 272                 idx = speed - XFER_UDMA_0;
 273                 break;
 274         case XFER_PIO_4:
 275         case XFER_PIO_3:
 276         case XFER_PIO_2:
 277         case XFER_PIO_1:
 278         case XFER_PIO_0:
 279                 scc_tune_pio(drive, speed - XFER_PIO_0);
 280                 return ide_config_drive_speed(drive, speed);
 281         default:
 282                 return 1;
 283         }
 284
 285         jcactsel = JCACTSELtbl[offset][idx];
 286         if (is_slave) {
 287                 out_be32((void __iomem *)sdmact_port, JCHDCTxtbl[offset][idx]);
 288                 out_be32((void __iomem *)scrcst_port, JCSTWTxtbl[offset][idx]);
 289                 jcactsel = jcactsel << 2;
 290                 out_be32((void __iomem *)tdvhsel_port, (in_be32((void __iomem *)tdvhsel_port) & ~TDVHSEL_SLAVE) | jcactsel);
 291         } else {
 292                 out_be32((void __iomem *)mdmact_port, JCHDCTxtbl[offset][idx]);
 293                 out_be32((void __iomem *)mcrcst_port, JCSTWTxtbl[offset][idx]);
 294                 out_be32((void __iomem *)tdvhsel_port, (in_be32((void __iomem *)tdvhsel_port) & ~TDVHSEL_MASTER) | jcactsel);
 295         }
 296         reg = JCTSStbl[offset][idx] << 16 | JCENVTtbl[offset][idx];
 297         out_be32((void __iomem *)udenvt_port, reg);
 298
 299         return ide_config_drive_speed(drive, speed);
 300 }
 301
 302 /**
 303  *      scc_configure_drive_for_dma     -       set up for DMA transfers
 304  *      @drive: drive we are going to set up
 305  *
 306  *      Set up the drive for DMA, tune the controller and drive as
 307  *      required.
 308  *      If the drive isn't suitable for DMA or we hit other problems
 309  *      then we will drop down to PIO and set up PIO appropriately.
 310  *      (return -1)
 311  */
 312
 313 static int scc_config_drive_for_dma(ide_drive_t *drive)
 314 {
 315         if (ide_tune_dma(drive))
 316                 return 0;
 317
 318         if (ide_use_fast_pio(drive))
 319                 scc_tuneproc(drive, 255);
 320
 321         return -1;
 322 }
 323
 324 /**
 325  *      scc_ide_dma_setup       -       begin a DMA phase
 326  *      @drive: target device
 327  *
 328  *      Build an IDE DMA PRD (IDE speak for scatter gather table)
 329  *      and then set up the DMA transfer registers.
 330  *
 331  *      Returns 0 on success. If a PIO fallback is required then 1
 332  *      is returned.
 333  */
 334
 335 static int scc_dma_setup(ide_drive_t *drive)
 336 {
 337         ide_hwif_t *hwif = drive->hwif;
 338         struct request *rq = HWGROUP(drive)->rq;
 339         unsigned int reading;
 340         u8 dma_stat;
 341
 342         if (rq_data_dir(rq))
 343                 reading = 0;
 344         else
 345                 reading = 1 << 3;
 346
 347         /* fall back to pio! */
 348         if (!ide_build_dmatable(drive, rq)) {
 349                 ide_map_sg(drive, rq);
 350                 return 1;
 351         }
 352
 353         /* PRD table */
 354         out_be32((void __iomem *)hwif->dma_prdtable, hwif->dmatable_dma);
 355
 356         /* specify r/w */
 357         out_be32((void __iomem *)hwif->dma_command, reading);
 358
 359         /* read dma_status for INTR & ERROR flags */
 360         dma_stat = in_be32((void __iomem *)hwif->dma_status);
 361
 362         /* clear INTR & ERROR flags */
 363         out_be32((void __iomem *)hwif->dma_status, dma_stat|6);
 364         drive->waiting_for_dma = 1;
 365         return 0;
 366 }
 367
 368
 369 /**
 370  *      scc_ide_dma_end -       Stop DMA
 371  *      @drive: IDE drive
 372  *
 373  *      Check and clear INT Status register.
 374  *      Then call __ide_dma_end().
 375  */
 376
 377 static int scc_ide_dma_end(ide_drive_t * drive)
 378 {
 379         ide_hwif_t *hwif = HWIF(drive);
 380         unsigned long intsts_port = hwif->dma_base + 0x014;
 381         u32 reg;
 382         int dma_stat, data_loss = 0;
 383         static int retry = 0;
 384
 385         /* errata A308 workaround: Step5 (check data loss) */
 386         /* We don't check non ide_disk because it is limited to UDMA4 */
 387         if (!(in_be32((void __iomem *)IDE_ALTSTATUS_REG) & ERR_STAT) &&
 388             drive->media == ide_disk && drive->current_speed > XFER_UDMA_4) {
 389                 reg = in_be32((void __iomem *)intsts_port);
 390                 if (!(reg & INTSTS_ACTEINT)) {
 391                         printk(KERN_WARNING "%s: operation failed (transfer data loss)\n",
 392                                drive->name);
 393                         data_loss = 1;
 394                         if (retry++) {
 395                                 struct request *rq = HWGROUP(drive)->rq;
 396                                 int unit;
 397                                 /* ERROR_RESET and drive->crc_count are needed
 398                                  * to reduce DMA transfer mode in retry process.
 399                                  */
 400                                 if (rq)
 401                                         rq->errors |= ERROR_RESET;
 402                                 for (unit = 0; unit < MAX_DRIVES; unit++) {
 403                                         ide_drive_t *drive = &hwif->drives[unit];
 404                                         drive->crc_count++;
 405                                 }
 406                         }
 407                 }
 408         }
 409
 410         while (1) {
 411                 reg = in_be32((void __iomem *)intsts_port);
 412
 413                 if (reg & INTSTS_SERROR) {
 414                         printk(KERN_WARNING "%s: SERROR\n", SCC_PATA_NAME);
 415                         out_be32((void __iomem *)intsts_port, INTSTS_SERROR|INTSTS_BMSINT);
 416
 417                         out_be32((void __iomem *)hwif->dma_command, in_be32((void __iomem *)hwif->dma_command) & ~QCHCD_IOS_SS);
 418                         continue;
 419                 }
 420
 421                 if (reg & INTSTS_PRERR) {
 422                         u32 maea0, maec0;
 423                         unsigned long ctl_base = hwif->config_data;
 424
 425                         maea0 = in_be32((void __iomem *)(ctl_base + 0xF50));
 426                         maec0 = in_be32((void __iomem *)(ctl_base + 0xF54));
 427
 428                         printk(KERN_WARNING "%s: PRERR [addr:%x cmd:%x]\n", SCC_PATA_NAME, maea0, maec0);
 429
 430                         out_be32((void __iomem *)intsts_port, INTSTS_PRERR|INTSTS_BMSINT);
 431
 432                         out_be32((void __iomem *)hwif->dma_command, in_be32((void __iomem *)hwif->dma_command) & ~QCHCD_IOS_SS);
 433                         continue;
 434                 }
 435
 436                 if (reg & INTSTS_RERR) {
 437                         printk(KERN_WARNING "%s: Response Error\n", SCC_PATA_NAME);
 438                         out_be32((void __iomem *)intsts_port, INTSTS_RERR|INTSTS_BMSINT);
 439
 440                         out_be32((void __iomem *)hwif->dma_command, in_be32((void __iomem *)hwif->dma_command) & ~QCHCD_IOS_SS);
 441                         continue;
 442                 }
 443
 444                 if (reg & INTSTS_ICERR) {
 445                         out_be32((void __iomem *)hwif->dma_command, in_be32((void __iomem *)hwif->dma_command) & ~QCHCD_IOS_SS);
 446
 447                         printk(KERN_WARNING "%s: Illegal Configuration\n", SCC_PATA_NAME);
 448                         out_be32((void __iomem *)intsts_port, INTSTS_ICERR|INTSTS_BMSINT);
 449                         continue;
 450                 }
 451
 452                 if (reg & INTSTS_BMSINT) {
 453                         printk(KERN_WARNING "%s: Internal Bus Error\n", SCC_PATA_NAME);
 454                         out_be32((void __iomem *)intsts_port, INTSTS_BMSINT);
 455
 456                         ide_do_reset(drive);
 457                         continue;
 458                 }
 459
 460                 if (reg & INTSTS_BMHE) {
 461                         out_be32((void __iomem *)intsts_port, INTSTS_BMHE);
 462                         continue;
 463                 }
 464
 465                 if (reg & INTSTS_ACTEINT) {
 466                         out_be32((void __iomem *)intsts_port, INTSTS_ACTEINT);
 467                         continue;
 468                 }
 469
 470                 if (reg & INTSTS_IOIRQS) {
 471                         out_be32((void __iomem *)intsts_port, INTSTS_IOIRQS);
 472                         continue;
 473                 }
 474                 break;
 475         }
 476
 477         dma_stat = __ide_dma_end(drive);
 478         if (data_loss)
 479                 dma_stat |= 2; /* emulate DMA error (to retry command) */
 480         return dma_stat;
 481 }
 482
 483 /* returns 1 if dma irq issued, 0 otherwise */
 484 static int scc_dma_test_irq(ide_drive_t *drive)
 485 {
 486         ide_hwif_t *hwif = HWIF(drive);
 487         u32 int_stat = in_be32((void __iomem *)hwif->dma_base + 0x014);
 488
 489         /* SCC errata A252,A308 workaround: Step4 */
 490         if ((in_be32((void __iomem *)IDE_ALTSTATUS_REG) & ERR_STAT) &&
 491             (int_stat & INTSTS_INTRQ))
 492                 return 1;
 493
 494         /* SCC errata A308 workaround: Step5 (polling IOIRQS) */
 495         if (int_stat & INTSTS_IOIRQS)
 496                 return 1;
 497
 498         if (!drive->waiting_for_dma)
 499                 printk(KERN_WARNING "%s: (%s) called while not waiting\n",
 500                         drive->name, __FUNCTION__);
 501         return 0;
 502 }
 503
 504 static u8 scc_udma_filter(ide_drive_t *drive)
 505 {
 506         ide_hwif_t *hwif = drive->hwif;
 507         u8 mask = hwif->ultra_mask;
 508
 509         /* errata A308 workaround: limit non ide_disk drive to UDMA4 */
 510         if ((drive->media != ide_disk) && (mask & 0xE0)) {
 511                 printk(KERN_INFO "%s: limit %s to UDMA4\n",
 512                        SCC_PATA_NAME, drive->name);
 513                 mask = 0x1F;
 514         }
 515
 516         return mask;
 517 }
 518
 519 /**
 520  *      setup_mmio_scc  -       map CTRL/BMID region
 521  *      @dev: PCI device we are configuring
 522  *      @name: device name
 523  *
 524  */
 525
 526 static int setup_mmio_scc (struct pci_dev *dev, const char *name)
 527 {
 528         unsigned long ctl_base = pci_resource_start(dev, 0);
 529         unsigned long dma_base = pci_resource_start(dev, 1);
 530         unsigned long ctl_size = pci_resource_len(dev, 0);
 531         unsigned long dma_size = pci_resource_len(dev, 1);
 532         void __iomem *ctl_addr;
 533         void __iomem *dma_addr;
 534         int i;
 535
 536         for (i = 0; i < MAX_HWIFS; i++) {
 537                 if (scc_ports[i].ctl == 0)
 538                         break;
 539         }
 540         if (i >= MAX_HWIFS)
 541                 return -ENOMEM;
 542
 543         if (!request_mem_region(ctl_base, ctl_size, name)) {
 544                 printk(KERN_WARNING "%s: IDE controller MMIO ports not available.\n", SCC_PATA_NAME);
 545                 goto fail_0;
 546         }
 547
 548         if (!request_mem_region(dma_base, dma_size, name)) {
 549                 printk(KERN_WARNING "%s: IDE controller MMIO ports not available.\n", SCC_PATA_NAME);
 550                 goto fail_1;
 551         }
 552
 553         if ((ctl_addr = ioremap(ctl_base, ctl_size)) == NULL)
 554                 goto fail_2;
 555
 556         if ((dma_addr = ioremap(dma_base, dma_size)) == NULL)
 557                 goto fail_3;
 558
 559         pci_set_master(dev);
 560         scc_ports[i].ctl = (unsigned long)ctl_addr;
 561         scc_ports[i].dma = (unsigned long)dma_addr;
 562         pci_set_drvdata(dev, (void *) &scc_ports[i]);
 563
 564         return 1;
 565
 566  fail_3:
 567         iounmap(ctl_addr);
 568  fail_2:
 569         release_mem_region(dma_base, dma_size);
 570  fail_1:
 571         release_mem_region(ctl_base, ctl_size);
 572  fail_0:
 573         return -ENOMEM;
 574 }
 575
 576 /**
 577  *      init_setup_scc  -       set up an SCC PATA Controller
 578  *      @dev: PCI device
 579  *      @d: IDE PCI device
 580  *
 581  *      Perform the initial set up for this device.
 582  */
 583
 584 static int __devinit init_setup_scc(struct pci_dev *dev, ide_pci_device_t *d)
 585 {
 586         unsigned long ctl_base;
 587         unsigned long dma_base;
 588         unsigned long cckctrl_port;
 589         unsigned long intmask_port;
 590         unsigned long mode_port;
 591         unsigned long ecmode_port;
 592         unsigned long dma_status_port;
 593         u32 reg = 0;
 594         struct scc_ports *ports;
 595         int rc;
 596
 597         rc = setup_mmio_scc(dev, d->name);
 598         if (rc < 0) {
 599                 return rc;
 600         }
 601
 602         ports = pci_get_drvdata(dev);
 603         ctl_base = ports->ctl;
 604         dma_base = ports->dma;
 605         cckctrl_port = ctl_base + 0xff0;
 606         intmask_port = dma_base + 0x010;
 607         mode_port = ctl_base + 0x024;
 608         ecmode_port = ctl_base + 0xf00;
 609         dma_status_port = dma_base + 0x004;
 610
 611         /* controller initialization */
 612         reg = 0;
 613         out_be32((void*)cckctrl_port, reg);
 614         reg |= CCKCTRL_ATACLKOEN;
 615         out_be32((void*)cckctrl_port, reg);
 616         reg |= CCKCTRL_LCLKEN | CCKCTRL_OCLKEN;
 617         out_be32((void*)cckctrl_port, reg);
 618         reg |= CCKCTRL_CRST;
 619         out_be32((void*)cckctrl_port, reg);
 620
 621         for (;;) {
 622                 reg = in_be32((void*)cckctrl_port);
 623                 if (reg & CCKCTRL_CRST)
 624                         break;
 625                 udelay(5000);
 626         }
 627
 628         reg |= CCKCTRL_ATARESET;
 629         out_be32((void*)cckctrl_port, reg);
 630
 631         out_be32((void*)ecmode_port, ECMODE_VALUE);
 632         out_be32((void*)mode_port, MODE_JCUSFEN);
 633         out_be32((void*)intmask_port, INTMASK_MSK);
 634
 635         return ide_setup_pci_device(dev, d);
 636 }
 637
 638 /**
 639  *      init_mmio_iops_scc      -       set up the iops for MMIO
 640  *      @hwif: interface to set up
 641  *
 642  */
 643
 644 static void __devinit init_mmio_iops_scc(ide_hwif_t *hwif)
 645 {
 646         struct pci_dev *dev = hwif->pci_dev;
 647         struct scc_ports *ports = pci_get_drvdata(dev);
 648         unsigned long dma_base = ports->dma;
 649
 650         ide_set_hwifdata(hwif, ports);
 651
 652         hwif->INB = scc_ide_inb;
 653         hwif->INW = scc_ide_inw;
 654         hwif->INSW = scc_ide_insw;
 655         hwif->INSL = scc_ide_insl;
 656         hwif->OUTB = scc_ide_outb;
 657         hwif->OUTBSYNC = scc_ide_outbsync;
 658         hwif->OUTW = scc_ide_outw;
 659         hwif->OUTSW = scc_ide_outsw;
 660         hwif->OUTSL = scc_ide_outsl;
 661
 662         hwif->io_ports[IDE_DATA_OFFSET] = dma_base + 0x20;
 663         hwif->io_ports[IDE_ERROR_OFFSET] = dma_base + 0x24;
 664         hwif->io_ports[IDE_NSECTOR_OFFSET] = dma_base + 0x28;
 665         hwif->io_ports[IDE_SECTOR_OFFSET] = dma_base + 0x2c;
 666         hwif->io_ports[IDE_LCYL_OFFSET] = dma_base + 0x30;
 667         hwif->io_ports[IDE_HCYL_OFFSET] = dma_base + 0x34;
 668         hwif->io_ports[IDE_SELECT_OFFSET] = dma_base + 0x38;
 669         hwif->io_ports[IDE_STATUS_OFFSET] = dma_base + 0x3c;
 670         hwif->io_ports[IDE_CONTROL_OFFSET] = dma_base + 0x40;
 671
 672         hwif->irq = hwif->pci_dev->irq;
 673         hwif->dma_base = dma_base;
 674         hwif->config_data = ports->ctl;
 675         hwif->mmio = 1;
 676 }
 677
 678 /**
 679  *      init_iops_scc   -       set up iops
 680  *      @hwif: interface to set up
 681  *
 682  *      Do the basic setup for the SCC hardware interface
 683  *      and then do the MMIO setup.
 684  */
 685
 686 static void __devinit init_iops_scc(ide_hwif_t *hwif)
 687 {
 688         struct pci_dev *dev =  hwif->pci_dev;
 689         hwif->hwif_data = NULL;
 690         if (pci_get_drvdata(dev) == NULL)
 691                 return;
 692         init_mmio_iops_scc(hwif);
 693 }
 694
 695 /**
 696  *      init_hwif_scc   -       set up hwif
 697  *      @hwif: interface to set up
 698  *
 699  *      We do the basic set up of the interface structure. The SCC
 700  *      requires several custom handlers so we override the default
 701  *      ide DMA handlers appropriately.
 702  */
 703
 704 static void __devinit init_hwif_scc(ide_hwif_t *hwif)
 705 {
 706         struct scc_ports *ports = ide_get_hwifdata(hwif);
 707
 708         ports->hwif_id = hwif->index;
 709
 710         hwif->dma_command = hwif->dma_base;
 711         hwif->dma_status = hwif->dma_base + 0x04;
 712         hwif->dma_prdtable = hwif->dma_base + 0x08;
 713
 714         /* PTERADD */
 715         out_be32((void __iomem *)(hwif->dma_base + 0x018), hwif->dmatable_dma);
 716
 717         hwif->dma_setup = scc_dma_setup;
 718         hwif->ide_dma_end = scc_ide_dma_end;
 719         hwif->speedproc = scc_tune_chipset;
 720         hwif->tuneproc = scc_tuneproc;
 721         hwif->ide_dma_check = scc_config_drive_for_dma;
 722         hwif->ide_dma_test_irq = scc_dma_test_irq;
 723         hwif->udma_filter = scc_udma_filter;
 724
 725         hwif->drives[0].autotune = IDE_TUNE_AUTO;
 726         hwif->drives[1].autotune = IDE_TUNE_AUTO;
 727
 728         if (in_be32((void __iomem *)(hwif->config_data + 0xff0)) & CCKCTRL_ATACLKOEN) {
 729                 hwif->ultra_mask = 0x7f; /* 133MHz */
 730         } else {
 731                 hwif->ultra_mask = 0x3f; /* 100MHz */
 732         }
 733         hwif->mwdma_mask = 0x00;
 734         hwif->swdma_mask = 0x00;
 735         hwif->atapi_dma = 1;
 736
 737         /* we support 80c cable only. */
 738         hwif->cbl = ATA_CBL_PATA80;
 739
 740         hwif->autodma = 0;
 741         if (!noautodma)
 742                 hwif->autodma = 1;
 743         hwif->drives[0].autodma = hwif->autodma;
 744         hwif->drives[1].autodma = hwif->autodma;
 745 }
 746
 747 #define DECLARE_SCC_DEV(name_str)                       \
 748   {                                                     \
 749       .name             = name_str,                     \
 750       .init_setup       = init_setup_scc,               \
 751       .init_iops        = init_iops_scc,                \
 752       .init_hwif        = init_hwif_scc,                \
 753       .autodma  = AUTODMA,                              \
 754       .bootable = ON_BOARD,                             \
 755       .host_flags       = IDE_HFLAG_SINGLE,             \
 756       .pio_mask         = ATA_PIO4,                     \
 757   }
 758
 759 static ide_pci_device_t scc_chipsets[] __devinitdata = {
 760         /* 0 */ DECLARE_SCC_DEV("sccIDE"),
 761 };
 762
 763 /**
 764  *      scc_init_one    -       pci layer discovery entry
 765  *      @dev: PCI device
 766  *      @id: ident table entry
 767  *
 768  *      Called by the PCI code when it finds an SCC PATA controller.
 769  *      We then use the IDE PCI generic helper to do most of the work.
 770  */
 771
 772 static int __devinit scc_init_one(struct pci_dev *dev, const struct pci_device_id *id)
 773 {
 774         ide_pci_device_t *d = &scc_chipsets[id->driver_data];
 775         return d->init_setup(dev, d);
 776 }
 777
 778 /**
 779  *      scc_remove      -       pci layer remove entry
 780  *      @dev: PCI device
 781  *
 782  *      Called by the PCI code when it removes an SCC PATA controller.
 783  */
 784
 785 static void __devexit scc_remove(struct pci_dev *dev)
 786 {
 787         struct scc_ports *ports = pci_get_drvdata(dev);
 788         ide_hwif_t *hwif = &ide_hwifs[ports->hwif_id];
 789         unsigned long ctl_base = pci_resource_start(dev, 0);
 790         unsigned long dma_base = pci_resource_start(dev, 1);
 791         unsigned long ctl_size = pci_resource_len(dev, 0);
 792         unsigned long dma_size = pci_resource_len(dev, 1);
 793
 794         if (hwif->dmatable_cpu) {
 795                 pci_free_consistent(hwif->pci_dev,
 796                                     PRD_ENTRIES * PRD_BYTES,
 797                                     hwif->dmatable_cpu,
 798                                     hwif->dmatable_dma);
 799                 hwif->dmatable_cpu = NULL;
 800         }
 801
 802         ide_unregister(hwif->index);
 803
 804         hwif->chipset = ide_unknown;
 805         iounmap((void*)ports->dma);
 806         iounmap((void*)ports->ctl);
 807         release_mem_region(dma_base, dma_size);
 808         release_mem_region(ctl_base, ctl_size);
 809         memset(ports, 0, sizeof(*ports));
 810 }
 811
 812 static struct pci_device_id scc_pci_tbl[] = {
 813         { PCI_VENDOR_ID_TOSHIBA_2, PCI_DEVICE_ID_TOSHIBA_SCC_ATA,  PCI_ANY_ID, PCI_ANY_ID, 0, 0, 0},
 814         { 0, },
 815 };
 816 MODULE_DEVICE_TABLE(pci, scc_pci_tbl);
 817
 818 static struct pci_driver driver = {
 819         .name = "SCC IDE",
 820         .id_table = scc_pci_tbl,
 821         .probe = scc_init_one,
 822         .remove = scc_remove,
 823 };
 824
 825 static int scc_ide_init(void)
 826 {
 827         return ide_pci_register_driver(&driver);
 828 }
 829
 830 module_init(scc_ide_init);
 831 /* -- No exit code?
 832 static void scc_ide_exit(void)
 833 {
 834         ide_pci_unregister_driver(&driver);
 835 }
 836 module_exit(scc_ide_exit);
 837  */
 838
 839
 840 MODULE_DESCRIPTION("PCI driver module for Toshiba SCC IDE");
 841 MODULE_LICENSE("GPL");