drivers/net/sky2.c

   1 /*
   2  * New driver for Marvell Yukon 2 chipset.
   3  * Based on earlier sk98lin, and skge driver.
   4  *
   5  * This driver intentionally does not support all the features
   6  * of the original driver such as link fail-over and link management because
   7  * those should be done at higher levels.
   8  *
   9  * Copyright (C) 2005 Stephen Hemminger <shemminger@osdl.org>
  10  *
  11  * This program is free software; you can redistribute it and/or modify
  12  * it under the terms of the GNU General Public License as published by
  13  * the Free Software Foundation; either version 2 of the License.
  14  *
  15  * This program is distributed in the hope that it will be useful,
  16  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  17  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
  18  * GNU General Public License for more details.
  19  *
  20  * You should have received a copy of the GNU General Public License
  21  * along with this program; if not, write to the Free Software
  22  * Foundation, Inc., 675 Mass Ave, Cambridge, MA 02139, USA.
  23  */
  24
  25 #include <linux/crc32.h>
  26 #include <linux/kernel.h>
  27 #include <linux/version.h>
  28 #include <linux/module.h>
  29 #include <linux/netdevice.h>
  30 #include <linux/dma-mapping.h>
  31 #include <linux/etherdevice.h>
  32 #include <linux/ethtool.h>
  33 #include <linux/pci.h>
  34 #include <linux/aer.h>
  35 #include <linux/ip.h>
  36 #include <net/ip.h>
  37 #include <linux/tcp.h>
  38 #include <linux/in.h>
  39 #include <linux/delay.h>
  40 #include <linux/workqueue.h>
  41 #include <linux/if_vlan.h>
  42 #include <linux/prefetch.h>
  43 #include <linux/debugfs.h>
  44 #include <linux/mii.h>
  45
  46 #include <asm/irq.h>
  47
  48 #if defined(CONFIG_VLAN_8021Q) || defined(CONFIG_VLAN_8021Q_MODULE)
  49 #define SKY2_VLAN_TAG_USED 1
  50 #endif
  51
  52 #include "sky2.h"
  53
  54 #define DRV_NAME                "sky2"
  55 #define DRV_VERSION             "1.19"
  56 #define PFX                     DRV_NAME " "
  57
  58 /*
  59  * The Yukon II chipset takes 64 bit command blocks (called list elements)
  60  * that are organized into three (receive, transmit, status) different rings
  61  * similar to Tigon3.
  62  */
  63
  64 #define RX_LE_SIZE              1024
  65 #define RX_LE_BYTES             (RX_LE_SIZE*sizeof(struct sky2_rx_le))
  66 #define RX_MAX_PENDING          (RX_LE_SIZE/6 - 2)
  67 #define RX_DEF_PENDING          RX_MAX_PENDING
  68 #define RX_SKB_ALIGN            8
  69
  70 #define TX_RING_SIZE            512
  71 #define TX_DEF_PENDING          (TX_RING_SIZE - 1)
  72 #define TX_MIN_PENDING          64
  73 #define MAX_SKB_TX_LE           (4 + (sizeof(dma_addr_t)/sizeof(u32))*MAX_SKB_FRAGS)
  74
  75 #define STATUS_RING_SIZE        2048    /* 2 ports * (TX + 2*RX) */
  76 #define STATUS_LE_BYTES         (STATUS_RING_SIZE*sizeof(struct sky2_status_le))
  77 #define TX_WATCHDOG             (5 * HZ)
  78 #define NAPI_WEIGHT             64
  79 #define PHY_RETRIES             1000
  80
  81 #define SKY2_EEPROM_MAGIC       0x9955aabb
  82
  83
  84 #define RING_NEXT(x,s)  (((x)+1) & ((s)-1))
  85
  86 static const u32 default_msg =
  87     NETIF_MSG_DRV | NETIF_MSG_PROBE | NETIF_MSG_LINK
  88     | NETIF_MSG_TIMER | NETIF_MSG_TX_ERR | NETIF_MSG_RX_ERR
  89     | NETIF_MSG_IFUP | NETIF_MSG_IFDOWN;
  90
  91 static int debug = -1;          /* defaults above */
  92 module_param(debug, int, 0);
  93 MODULE_PARM_DESC(debug, "Debug level (0=none,...,16=all)");
  94
  95 static int copybreak __read_mostly = 128;
  96 module_param(copybreak, int, 0);
  97 MODULE_PARM_DESC(copybreak, "Receive copy threshold");
  98
  99 static int disable_msi = 0;
 100 module_param(disable_msi, int, 0);
 101 MODULE_PARM_DESC(disable_msi, "Disable Message Signaled Interrupt (MSI)");
 102
 103 static const struct pci_device_id sky2_id_table[] = {
 104         { PCI_DEVICE(PCI_VENDOR_ID_SYSKONNECT, 0x9000) }, /* SK-9Sxx */
 105         { PCI_DEVICE(PCI_VENDOR_ID_SYSKONNECT, 0x9E00) }, /* SK-9Exx */
 106         { PCI_DEVICE(PCI_VENDOR_ID_DLINK, 0x4b00) },    /* DGE-560T */
 107         { PCI_DEVICE(PCI_VENDOR_ID_DLINK, 0x4001) },    /* DGE-550SX */
 108         { PCI_DEVICE(PCI_VENDOR_ID_DLINK, 0x4B02) },    /* DGE-560SX */
 109         { PCI_DEVICE(PCI_VENDOR_ID_DLINK, 0x4B03) },    /* DGE-550T */
 110         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4340) }, /* 88E8021 */
 111         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4341) }, /* 88E8022 */
 112         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4342) }, /* 88E8061 */
 113         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4343) }, /* 88E8062 */
 114         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4344) }, /* 88E8021 */
 115         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4345) }, /* 88E8022 */
 116         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4346) }, /* 88E8061 */
 117         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4347) }, /* 88E8062 */
 118         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4350) }, /* 88E8035 */
 119         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4351) }, /* 88E8036 */
 120         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4352) }, /* 88E8038 */
 121         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4353) }, /* 88E8039 */
 122         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4354) }, /* 88E8040 */
 123         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4356) }, /* 88EC033 */
 124         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x435A) }, /* 88E8048 */
 125         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4360) }, /* 88E8052 */
 126         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4361) }, /* 88E8050 */
 127         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4362) }, /* 88E8053 */
 128         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4363) }, /* 88E8055 */
 129         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4364) }, /* 88E8056 */
 130         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4365) }, /* 88E8070 */
 131         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4366) }, /* 88EC036 */
 132         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4367) }, /* 88EC032 */
 133         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4368) }, /* 88EC034 */
 134         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4369) }, /* 88EC042 */
 135         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x436A) }, /* 88E8058 */
 136         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x436B) }, /* 88E8071 */
 137         { 0 }
 138 };
 139
 140 MODULE_DEVICE_TABLE(pci, sky2_id_table);
 141
 142 /* Avoid conditionals by using array */
 143 static const unsigned txqaddr[] = { Q_XA1, Q_XA2 };
 144 static const unsigned rxqaddr[] = { Q_R1, Q_R2 };
 145 static const u32 portirq_msk[] = { Y2_IS_PORT_1, Y2_IS_PORT_2 };
 146
 147 /* This driver supports yukon2 chipset only */
 148 static const char *yukon2_name[] = {
 149         "XL",           /* 0xb3 */
 150         "EC Ultra",     /* 0xb4 */
 151         "Extreme",      /* 0xb5 */
 152         "EC",           /* 0xb6 */
 153         "FE",           /* 0xb7 */
 154         "FE+",          /* 0xb8 */
 155 };
 156
 157 static void sky2_set_multicast(struct net_device *dev);
 158
 159 /* Access to PHY via serial interconnect */
 160 static int gm_phy_write(struct sky2_hw *hw, unsigned port, u16 reg, u16 val)
 161 {
 162         int i;
 163
 164         gma_write16(hw, port, GM_SMI_DATA, val);
 165         gma_write16(hw, port, GM_SMI_CTRL,
 166                     GM_SMI_CT_PHY_AD(PHY_ADDR_MARV) | GM_SMI_CT_REG_AD(reg));
 167
 168         for (i = 0; i < PHY_RETRIES; i++) {
 169                 u16 ctrl = gma_read16(hw, port, GM_SMI_CTRL);
 170                 if (ctrl == 0xffff)
 171                         goto io_error;
 172
 173                 if (!(ctrl & GM_SMI_CT_BUSY))
 174                         return 0;
 175
 176                 udelay(10);
 177         }
 178
 179         dev_warn(&hw->pdev->dev,"%s: phy write timeout\n", hw->dev[port]->name);
 180         return -ETIMEDOUT;
 181
 182 io_error:
 183         dev_err(&hw->pdev->dev, "%s: phy I/O error\n", hw->dev[port]->name);
 184         return -EIO;
 185 }
 186
 187 static int __gm_phy_read(struct sky2_hw *hw, unsigned port, u16 reg, u16 *val)
 188 {
 189         int i;
 190
 191         gma_write16(hw, port, GM_SMI_CTRL, GM_SMI_CT_PHY_AD(PHY_ADDR_MARV)
 192                     | GM_SMI_CT_REG_AD(reg) | GM_SMI_CT_OP_RD);
 193
 194         for (i = 0; i < PHY_RETRIES; i++) {
 195                 u16 ctrl = gma_read16(hw, port, GM_SMI_CTRL);
 196                 if (ctrl == 0xffff)
 197                         goto io_error;
 198
 199                 if (ctrl & GM_SMI_CT_RD_VAL) {
 200                         *val = gma_read16(hw, port, GM_SMI_DATA);
 201                         return 0;
 202                 }
 203
 204                 udelay(10);
 205         }
 206
 207         dev_warn(&hw->pdev->dev, "%s: phy read timeout\n", hw->dev[port]->name);
 208         return -ETIMEDOUT;
 209 io_error:
 210         dev_err(&hw->pdev->dev, "%s: phy I/O error\n", hw->dev[port]->name);
 211         return -EIO;
 212 }
 213
 214 static inline u16 gm_phy_read(struct sky2_hw *hw, unsigned port, u16 reg)
 215 {
 216         u16 v;
 217         __gm_phy_read(hw, port, reg, &v);
 218         return v;
 219 }
 220
 221
 222 static void sky2_power_on(struct sky2_hw *hw)
 223 {
 224         /* switch power to VCC (WA for VAUX problem) */
 225         sky2_write8(hw, B0_POWER_CTRL,
 226                     PC_VAUX_ENA | PC_VCC_ENA | PC_VAUX_OFF | PC_VCC_ON);
 227
 228         /* disable Core Clock Division, */
 229         sky2_write32(hw, B2_Y2_CLK_CTRL, Y2_CLK_DIV_DIS);
 230
 231         if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev > 1)
 232                 /* enable bits are inverted */
 233                 sky2_write8(hw, B2_Y2_CLK_GATE,
 234                             Y2_PCI_CLK_LNK1_DIS | Y2_COR_CLK_LNK1_DIS |
 235                             Y2_CLK_GAT_LNK1_DIS | Y2_PCI_CLK_LNK2_DIS |
 236                             Y2_COR_CLK_LNK2_DIS | Y2_CLK_GAT_LNK2_DIS);
 237         else
 238                 sky2_write8(hw, B2_Y2_CLK_GATE, 0);
 239
 240         if (hw->flags & SKY2_HW_ADV_POWER_CTL) {
 241                 struct pci_dev *pdev = hw->pdev;
 242                 u32 reg;
 243
 244                 pci_write_config_dword(pdev, PCI_DEV_REG3, 0);
 245
 246                 pci_read_config_dword(pdev, PCI_DEV_REG4, &reg);
 247                 /* set all bits to 0 except bits 15..12 and 8 */
 248                 reg &= P_ASPM_CONTROL_MSK;
 249                 pci_write_config_dword(pdev, PCI_DEV_REG4, reg);
 250
 251                 pci_read_config_dword(pdev, PCI_DEV_REG5, &reg);
 252                 /* set all bits to 0 except bits 28 & 27 */
 253                 reg &= P_CTL_TIM_VMAIN_AV_MSK;
 254                 pci_write_config_dword(pdev, PCI_DEV_REG5, reg);
 255
 256                 pci_write_config_dword(pdev, PCI_CFG_REG_1, 0);
 257
 258                 /* Enable workaround for dev 4.107 on Yukon-Ultra & Extreme */
 259                 reg = sky2_read32(hw, B2_GP_IO);
 260                 reg |= GLB_GPIO_STAT_RACE_DIS;
 261                 sky2_write32(hw, B2_GP_IO, reg);
 262
 263                 sky2_read32(hw, B2_GP_IO);
 264         }
 265 }
 266
 267 static void sky2_power_aux(struct sky2_hw *hw)
 268 {
 269         if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev > 1)
 270                 sky2_write8(hw, B2_Y2_CLK_GATE, 0);
 271         else
 272                 /* enable bits are inverted */
 273                 sky2_write8(hw, B2_Y2_CLK_GATE,
 274                             Y2_PCI_CLK_LNK1_DIS | Y2_COR_CLK_LNK1_DIS |
 275                             Y2_CLK_GAT_LNK1_DIS | Y2_PCI_CLK_LNK2_DIS |
 276                             Y2_COR_CLK_LNK2_DIS | Y2_CLK_GAT_LNK2_DIS);
 277
 278         /* switch power to VAUX */
 279         if (sky2_read16(hw, B0_CTST) & Y2_VAUX_AVAIL)
 280                 sky2_write8(hw, B0_POWER_CTRL,
 281                             (PC_VAUX_ENA | PC_VCC_ENA |
 282                              PC_VAUX_ON | PC_VCC_OFF));
 283 }
 284
 285 static void sky2_gmac_reset(struct sky2_hw *hw, unsigned port)
 286 {
 287         u16 reg;
 288
 289         /* disable all GMAC IRQ's */
 290         sky2_write8(hw, SK_REG(port, GMAC_IRQ_MSK), 0);
 291
 292         gma_write16(hw, port, GM_MC_ADDR_H1, 0);        /* clear MC hash */
 293         gma_write16(hw, port, GM_MC_ADDR_H2, 0);
 294         gma_write16(hw, port, GM_MC_ADDR_H3, 0);
 295         gma_write16(hw, port, GM_MC_ADDR_H4, 0);
 296
 297         reg = gma_read16(hw, port, GM_RX_CTRL);
 298         reg |= GM_RXCR_UCF_ENA | GM_RXCR_MCF_ENA;
 299         gma_write16(hw, port, GM_RX_CTRL, reg);
 300 }
 301
 302 /* flow control to advertise bits */
 303 static const u16 copper_fc_adv[] = {
 304         [FC_NONE]       = 0,
 305         [FC_TX]         = PHY_M_AN_ASP,
 306         [FC_RX]         = PHY_M_AN_PC,
 307         [FC_BOTH]       = PHY_M_AN_PC | PHY_M_AN_ASP,
 308 };
 309
 310 /* flow control to advertise bits when using 1000BaseX */
 311 static const u16 fiber_fc_adv[] = {
 312         [FC_NONE] = PHY_M_P_NO_PAUSE_X,
 313         [FC_TX]   = PHY_M_P_ASYM_MD_X,
 314         [FC_RX]   = PHY_M_P_SYM_MD_X,
 315         [FC_BOTH] = PHY_M_P_BOTH_MD_X,
 316 };
 317
 318 /* flow control to GMA disable bits */
 319 static const u16 gm_fc_disable[] = {
 320         [FC_NONE] = GM_GPCR_FC_RX_DIS | GM_GPCR_FC_TX_DIS,
 321         [FC_TX]   = GM_GPCR_FC_RX_DIS,
 322         [FC_RX]   = GM_GPCR_FC_TX_DIS,
 323         [FC_BOTH] = 0,
 324 };
 325
 326
 327 static void sky2_phy_init(struct sky2_hw *hw, unsigned port)
 328 {
 329         struct sky2_port *sky2 = netdev_priv(hw->dev[port]);
 330         u16 ctrl, ct1000, adv, pg, ledctrl, ledover, reg;
 331
 332         if (sky2->autoneg == AUTONEG_ENABLE &&
 333             !(hw->flags & SKY2_HW_NEWER_PHY)) {
 334                 u16 ectrl = gm_phy_read(hw, port, PHY_MARV_EXT_CTRL);
 335
 336                 ectrl &= ~(PHY_M_EC_M_DSC_MSK | PHY_M_EC_S_DSC_MSK |
 337                            PHY_M_EC_MAC_S_MSK);
 338                 ectrl |= PHY_M_EC_MAC_S(MAC_TX_CLK_25_MHZ);
 339
 340                 /* on PHY 88E1040 Rev.D0 (and newer) downshift control changed */
 341                 if (hw->chip_id == CHIP_ID_YUKON_EC)
 342                         /* set downshift counter to 3x and enable downshift */
 343                         ectrl |= PHY_M_EC_DSC_2(2) | PHY_M_EC_DOWN_S_ENA;
 344                 else
 345                         /* set master & slave downshift counter to 1x */
 346                         ectrl |= PHY_M_EC_M_DSC(0) | PHY_M_EC_S_DSC(1);
 347
 348                 gm_phy_write(hw, port, PHY_MARV_EXT_CTRL, ectrl);
 349         }
 350
 351         ctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
 352         if (sky2_is_copper(hw)) {
 353                 if (!(hw->flags & SKY2_HW_GIGABIT)) {
 354                         /* enable automatic crossover */
 355                         ctrl |= PHY_M_PC_MDI_XMODE(PHY_M_PC_ENA_AUTO) >> 1;
 356
 357                         if (hw->chip_id == CHIP_ID_YUKON_FE_P &&
 358                             hw->chip_rev == CHIP_REV_YU_FE2_A0) {
 359                                 u16 spec;
 360
 361                                 /* Enable Class A driver for FE+ A0 */
 362                                 spec = gm_phy_read(hw, port, PHY_MARV_FE_SPEC_2);
 363                                 spec |= PHY_M_FESC_SEL_CL_A;
 364                                 gm_phy_write(hw, port, PHY_MARV_FE_SPEC_2, spec);
 365                         }
 366                 } else {
 367                         /* disable energy detect */
 368                         ctrl &= ~PHY_M_PC_EN_DET_MSK;
 369
 370                         /* enable automatic crossover */
 371                         ctrl |= PHY_M_PC_MDI_XMODE(PHY_M_PC_ENA_AUTO);
 372
 373                         /* downshift on PHY 88E1112 and 88E1149 is changed */
 374                         if (sky2->autoneg == AUTONEG_ENABLE
 375                             && (hw->flags & SKY2_HW_NEWER_PHY)) {
 376                                 /* set downshift counter to 3x and enable downshift */
 377                                 ctrl &= ~PHY_M_PC_DSC_MSK;
 378                                 ctrl |= PHY_M_PC_DSC(2) | PHY_M_PC_DOWN_S_ENA;
 379                         }
 380                 }
 381         } else {
 382                 /* workaround for deviation #4.88 (CRC errors) */
 383                 /* disable Automatic Crossover */
 384
 385                 ctrl &= ~PHY_M_PC_MDIX_MSK;
 386         }
 387
 388         gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ctrl);
 389
 390         /* special setup for PHY 88E1112 Fiber */
 391         if (hw->chip_id == CHIP_ID_YUKON_XL && (hw->flags & SKY2_HW_FIBRE_PHY)) {
 392                 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
 393
 394                 /* Fiber: select 1000BASE-X only mode MAC Specific Ctrl Reg. */
 395                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 2);
 396                 ctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
 397                 ctrl &= ~PHY_M_MAC_MD_MSK;
 398                 ctrl |= PHY_M_MAC_MODE_SEL(PHY_M_MAC_MD_1000BX);
 399                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ctrl);
 400
 401                 if (hw->pmd_type  == 'P') {
 402                         /* select page 1 to access Fiber registers */
 403                         gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 1);
 404
 405                         /* for SFP-module set SIGDET polarity to low */
 406                         ctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
 407                         ctrl |= PHY_M_FIB_SIGD_POL;
 408                         gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ctrl);
 409                 }
 410
 411                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
 412         }
 413
 414         ctrl = PHY_CT_RESET;
 415         ct1000 = 0;
 416         adv = PHY_AN_CSMA;
 417         reg = 0;
 418
 419         if (sky2->autoneg == AUTONEG_ENABLE) {
 420                 if (sky2_is_copper(hw)) {
 421                         if (sky2->advertising & ADVERTISED_1000baseT_Full)
 422                                 ct1000 |= PHY_M_1000C_AFD;
 423                         if (sky2->advertising & ADVERTISED_1000baseT_Half)
 424                                 ct1000 |= PHY_M_1000C_AHD;
 425                         if (sky2->advertising & ADVERTISED_100baseT_Full)
 426                                 adv |= PHY_M_AN_100_FD;
 427                         if (sky2->advertising & ADVERTISED_100baseT_Half)
 428                                 adv |= PHY_M_AN_100_HD;
 429                         if (sky2->advertising & ADVERTISED_10baseT_Full)
 430                                 adv |= PHY_M_AN_10_FD;
 431                         if (sky2->advertising & ADVERTISED_10baseT_Half)
 432                                 adv |= PHY_M_AN_10_HD;
 433
 434                         adv |= copper_fc_adv[sky2->flow_mode];
 435                 } else {        /* special defines for FIBER (88E1040S only) */
 436                         if (sky2->advertising & ADVERTISED_1000baseT_Full)
 437                                 adv |= PHY_M_AN_1000X_AFD;
 438                         if (sky2->advertising & ADVERTISED_1000baseT_Half)
 439                                 adv |= PHY_M_AN_1000X_AHD;
 440
 441                         adv |= fiber_fc_adv[sky2->flow_mode];
 442                 }
 443
 444                 /* Restart Auto-negotiation */
 445                 ctrl |= PHY_CT_ANE | PHY_CT_RE_CFG;
 446         } else {
 447                 /* forced speed/duplex settings */
 448                 ct1000 = PHY_M_1000C_MSE;
 449
 450                 /* Disable auto update for duplex flow control and speed */
 451                 reg |= GM_GPCR_AU_ALL_DIS;
 452
 453                 switch (sky2->speed) {
 454                 case SPEED_1000:
 455                         ctrl |= PHY_CT_SP1000;
 456                         reg |= GM_GPCR_SPEED_1000;
 457                         break;
 458                 case SPEED_100:
 459                         ctrl |= PHY_CT_SP100;
 460                         reg |= GM_GPCR_SPEED_100;
 461                         break;
 462                 }
 463
 464                 if (sky2->duplex == DUPLEX_FULL) {
 465                         reg |= GM_GPCR_DUP_FULL;
 466                         ctrl |= PHY_CT_DUP_MD;
 467                 } else if (sky2->speed < SPEED_1000)
 468                         sky2->flow_mode = FC_NONE;
 469
 470
 471                 reg |= gm_fc_disable[sky2->flow_mode];
 472
 473                 /* Forward pause packets to GMAC? */
 474                 if (sky2->flow_mode & FC_RX)
 475                         sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_PAUSE_ON);
 476                 else
 477                         sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_PAUSE_OFF);
 478         }
 479
 480         gma_write16(hw, port, GM_GP_CTRL, reg);
 481
 482         if (hw->flags & SKY2_HW_GIGABIT)
 483                 gm_phy_write(hw, port, PHY_MARV_1000T_CTRL, ct1000);
 484
 485         gm_phy_write(hw, port, PHY_MARV_AUNE_ADV, adv);
 486         gm_phy_write(hw, port, PHY_MARV_CTRL, ctrl);
 487
 488         /* Setup Phy LED's */
 489         ledctrl = PHY_M_LED_PULS_DUR(PULS_170MS);
 490         ledover = 0;
 491
 492         switch (hw->chip_id) {
 493         case CHIP_ID_YUKON_FE:
 494                 /* on 88E3082 these bits are at 11..9 (shifted left) */
 495                 ledctrl |= PHY_M_LED_BLINK_RT(BLINK_84MS) << 1;
 496
 497                 ctrl = gm_phy_read(hw, port, PHY_MARV_FE_LED_PAR);
 498
 499                 /* delete ACT LED control bits */
 500                 ctrl &= ~PHY_M_FELP_LED1_MSK;
 501                 /* change ACT LED control to blink mode */
 502                 ctrl |= PHY_M_FELP_LED1_CTRL(LED_PAR_CTRL_ACT_BL);
 503                 gm_phy_write(hw, port, PHY_MARV_FE_LED_PAR, ctrl);
 504                 break;
 505
 506         case CHIP_ID_YUKON_FE_P:
 507                 /* Enable Link Partner Next Page */
 508                 ctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
 509                 ctrl |= PHY_M_PC_ENA_LIP_NP;
 510
 511                 /* disable Energy Detect and enable scrambler */
 512                 ctrl &= ~(PHY_M_PC_ENA_ENE_DT | PHY_M_PC_DIS_SCRAMB);
 513                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ctrl);
 514
 515                 /* set LED2 -> ACT, LED1 -> LINK, LED0 -> SPEED */
 516                 ctrl = PHY_M_FELP_LED2_CTRL(LED_PAR_CTRL_ACT_BL) |
 517                         PHY_M_FELP_LED1_CTRL(LED_PAR_CTRL_LINK) |
 518                         PHY_M_FELP_LED0_CTRL(LED_PAR_CTRL_SPEED);
 519
 520                 gm_phy_write(hw, port, PHY_MARV_FE_LED_PAR, ctrl);
 521                 break;
 522
 523         case CHIP_ID_YUKON_XL:
 524                 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
 525
 526                 /* select page 3 to access LED control register */
 527                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
 528
 529                 /* set LED Function Control register */
 530                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL,
 531                              (PHY_M_LEDC_LOS_CTRL(1) |  /* LINK/ACT */
 532                               PHY_M_LEDC_INIT_CTRL(7) | /* 10 Mbps */
 533                               PHY_M_LEDC_STA1_CTRL(7) | /* 100 Mbps */
 534                               PHY_M_LEDC_STA0_CTRL(7)));        /* 1000 Mbps */
 535
 536                 /* set Polarity Control register */
 537                 gm_phy_write(hw, port, PHY_MARV_PHY_STAT,
 538                              (PHY_M_POLC_LS1_P_MIX(4) |
 539                               PHY_M_POLC_IS0_P_MIX(4) |
 540                               PHY_M_POLC_LOS_CTRL(2) |
 541                               PHY_M_POLC_INIT_CTRL(2) |
 542                               PHY_M_POLC_STA1_CTRL(2) |
 543                               PHY_M_POLC_STA0_CTRL(2)));
 544
 545                 /* restore page register */
 546                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
 547                 break;
 548
 549         case CHIP_ID_YUKON_EC_U:
 550         case CHIP_ID_YUKON_EX:
 551                 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
 552
 553                 /* select page 3 to access LED control register */
 554                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
 555
 556                 /* set LED Function Control register */
 557                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL,
 558                              (PHY_M_LEDC_LOS_CTRL(1) |  /* LINK/ACT */
 559                               PHY_M_LEDC_INIT_CTRL(8) | /* 10 Mbps */
 560                               PHY_M_LEDC_STA1_CTRL(7) | /* 100 Mbps */
 561                               PHY_M_LEDC_STA0_CTRL(7)));/* 1000 Mbps */
 562
 563                 /* set Blink Rate in LED Timer Control Register */
 564                 gm_phy_write(hw, port, PHY_MARV_INT_MASK,
 565                              ledctrl | PHY_M_LED_BLINK_RT(BLINK_84MS));
 566                 /* restore page register */
 567                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
 568                 break;
 569
 570         default:
 571                 /* set Tx LED (LED_TX) to blink mode on Rx OR Tx activity */
 572                 ledctrl |= PHY_M_LED_BLINK_RT(BLINK_84MS) | PHY_M_LEDC_TX_CTRL;
 573                 /* turn off the Rx LED (LED_RX) */
 574                 ledover &= ~PHY_M_LED_MO_RX;
 575         }
 576
 577         if (hw->chip_id == CHIP_ID_YUKON_EC_U &&
 578             hw->chip_rev == CHIP_REV_YU_EC_U_A1) {
 579                 /* apply fixes in PHY AFE */
 580                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 255);
 581
 582                 /* increase differential signal amplitude in 10BASE-T */
 583                 gm_phy_write(hw, port, 0x18, 0xaa99);
 584                 gm_phy_write(hw, port, 0x17, 0x2011);
 585
 586                 /* fix for IEEE A/B Symmetry failure in 1000BASE-T */
 587                 gm_phy_write(hw, port, 0x18, 0xa204);
 588                 gm_phy_write(hw, port, 0x17, 0x2002);
 589
 590                 /* set page register to 0 */
 591                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 0);
 592         } else if (hw->chip_id == CHIP_ID_YUKON_FE_P &&
 593                    hw->chip_rev == CHIP_REV_YU_FE2_A0) {
 594                 /* apply workaround for integrated resistors calibration */
 595                 gm_phy_write(hw, port, PHY_MARV_PAGE_ADDR, 17);
 596                 gm_phy_write(hw, port, PHY_MARV_PAGE_DATA, 0x3f60);
 597         } else if (hw->chip_id != CHIP_ID_YUKON_EX) {
 598                 /* no effect on Yukon-XL */
 599                 gm_phy_write(hw, port, PHY_MARV_LED_CTRL, ledctrl);
 600
 601                 if (sky2->autoneg == AUTONEG_DISABLE || sky2->speed == SPEED_100) {
 602                         /* turn on 100 Mbps LED (LED_LINK100) */
 603                         ledover |= PHY_M_LED_MO_100;
 604                 }
 605
 606                 if (ledover)
 607                         gm_phy_write(hw, port, PHY_MARV_LED_OVER, ledover);
 608
 609         }
 610
 611         /* Enable phy interrupt on auto-negotiation complete (or link up) */
 612         if (sky2->autoneg == AUTONEG_ENABLE)
 613                 gm_phy_write(hw, port, PHY_MARV_INT_MASK, PHY_M_IS_AN_COMPL);
 614         else
 615                 gm_phy_write(hw, port, PHY_MARV_INT_MASK, PHY_M_DEF_MSK);
 616 }
 617
 618 static void sky2_phy_power(struct sky2_hw *hw, unsigned port, int onoff)
 619 {
 620         struct pci_dev *pdev = hw->pdev;
 621         u32 reg1;
 622         static const u32 phy_power[] = { PCI_Y2_PHY1_POWD, PCI_Y2_PHY2_POWD };
 623         static const u32 coma_mode[] = { PCI_Y2_PHY1_COMA, PCI_Y2_PHY2_COMA };
 624
 625         pci_read_config_dword(pdev, PCI_DEV_REG1, &reg1);
 626         /* Turn on/off phy power saving */
 627         if (onoff)
 628                 reg1 &= ~phy_power[port];
 629         else
 630                 reg1 |= phy_power[port];
 631
 632         if (onoff && hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev > 1)
 633                 reg1 |= coma_mode[port];
 634
 635         pci_write_config_dword(pdev, PCI_DEV_REG1, reg1);
 636         pci_read_config_dword(pdev, PCI_DEV_REG1, &reg1);
 637
 638         udelay(100);
 639 }
 640
 641 /* Force a renegotiation */
 642 static void sky2_phy_reinit(struct sky2_port *sky2)
 643 {
 644         spin_lock_bh(&sky2->phy_lock);
 645         sky2_phy_init(sky2->hw, sky2->port);
 646         spin_unlock_bh(&sky2->phy_lock);
 647 }
 648
 649 /* Put device in state to listen for Wake On Lan */
 650 static void sky2_wol_init(struct sky2_port *sky2)
 651 {
 652         struct sky2_hw *hw = sky2->hw;
 653         unsigned port = sky2->port;
 654         enum flow_control save_mode;
 655         u16 ctrl;
 656         u32 reg1;
 657
 658         /* Bring hardware out of reset */
 659         sky2_write16(hw, B0_CTST, CS_RST_CLR);
 660         sky2_write16(hw, SK_REG(port, GMAC_LINK_CTRL), GMLC_RST_CLR);
 661
 662         sky2_write8(hw, SK_REG(port, GPHY_CTRL), GPC_RST_CLR);
 663         sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_RST_CLR);
 664
 665         /* Force to 10/100
 666          * sky2_reset will re-enable on resume
 667          */
 668         save_mode = sky2->flow_mode;
 669         ctrl = sky2->advertising;
 670
 671         sky2->advertising &= ~(ADVERTISED_1000baseT_Half|ADVERTISED_1000baseT_Full);
 672         sky2->flow_mode = FC_NONE;
 673         sky2_phy_power(hw, port, 1);
 674         sky2_phy_reinit(sky2);
 675
 676         sky2->flow_mode = save_mode;
 677         sky2->advertising = ctrl;
 678
 679         /* Set GMAC to no flow control and auto update for speed/duplex */
 680         gma_write16(hw, port, GM_GP_CTRL,
 681                     GM_GPCR_FC_TX_DIS|GM_GPCR_TX_ENA|GM_GPCR_RX_ENA|
 682                     GM_GPCR_DUP_FULL|GM_GPCR_FC_RX_DIS|GM_GPCR_AU_FCT_DIS);
 683
 684         /* Set WOL address */
 685         memcpy_toio(hw->regs + WOL_REGS(port, WOL_MAC_ADDR),
 686                     sky2->netdev->dev_addr, ETH_ALEN);
 687
 688         /* Turn on appropriate WOL control bits */
 689         sky2_write16(hw, WOL_REGS(port, WOL_CTRL_STAT), WOL_CTL_CLEAR_RESULT);
 690         ctrl = 0;
 691         if (sky2->wol & WAKE_PHY)
 692                 ctrl |= WOL_CTL_ENA_PME_ON_LINK_CHG|WOL_CTL_ENA_LINK_CHG_UNIT;
 693         else
 694                 ctrl |= WOL_CTL_DIS_PME_ON_LINK_CHG|WOL_CTL_DIS_LINK_CHG_UNIT;
 695
 696         if (sky2->wol & WAKE_MAGIC)
 697                 ctrl |= WOL_CTL_ENA_PME_ON_MAGIC_PKT|WOL_CTL_ENA_MAGIC_PKT_UNIT;
 698         else
 699                 ctrl |= WOL_CTL_DIS_PME_ON_MAGIC_PKT|WOL_CTL_DIS_MAGIC_PKT_UNIT;;
 700
 701         ctrl |= WOL_CTL_DIS_PME_ON_PATTERN|WOL_CTL_DIS_PATTERN_UNIT;
 702         sky2_write16(hw, WOL_REGS(port, WOL_CTRL_STAT), ctrl);
 703
 704         /* Turn on legacy PCI-Express PME mode */
 705         pci_read_config_dword(hw->pdev, PCI_DEV_REG1, &reg1);
 706         reg1 |= PCI_Y2_PME_LEGACY;
 707         pci_write_config_dword(hw->pdev, PCI_DEV_REG1, reg1);
 708
 709         /* block receiver */
 710         sky2_write8(hw, SK_REG(port, RX_GMF_CTRL_T), GMF_RST_SET);
 711
 712 }
 713
 714 static void sky2_set_tx_stfwd(struct sky2_hw *hw, unsigned port)
 715 {
 716         struct net_device *dev = hw->dev[port];
 717
 718         if (dev->mtu <= ETH_DATA_LEN)
 719                 sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T),
 720                              TX_JUMBO_DIS | TX_STFW_ENA);
 721
 722         else if (hw->chip_id != CHIP_ID_YUKON_EC_U)
 723                 sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T),
 724                              TX_STFW_ENA | TX_JUMBO_ENA);
 725         else {
 726                 /* set Tx GMAC FIFO Almost Empty Threshold */
 727                 sky2_write32(hw, SK_REG(port, TX_GMF_AE_THR),
 728                              (ECU_JUMBO_WM << 16) | ECU_AE_THR);
 729
 730                 sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T),
 731                              TX_JUMBO_ENA | TX_STFW_DIS);
 732
 733                 /* Can't do offload because of lack of store/forward */
 734                 dev->features &= ~(NETIF_F_TSO | NETIF_F_SG | NETIF_F_ALL_CSUM);
 735         }
 736 }
 737
 738 static void sky2_mac_init(struct sky2_hw *hw, unsigned port)
 739 {
 740         struct sky2_port *sky2 = netdev_priv(hw->dev[port]);
 741         u16 reg;
 742         u32 rx_reg;
 743         int i;
 744         const u8 *addr = hw->dev[port]->dev_addr;
 745
 746         sky2_write8(hw, SK_REG(port, GPHY_CTRL), GPC_RST_SET);
 747         sky2_write8(hw, SK_REG(port, GPHY_CTRL), GPC_RST_CLR);
 748
 749         sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_RST_CLR);
 750
 751         if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev == 0 && port == 1) {
 752                 /* WA DEV_472 -- looks like crossed wires on port 2 */
 753                 /* clear GMAC 1 Control reset */
 754                 sky2_write8(hw, SK_REG(0, GMAC_CTRL), GMC_RST_CLR);
 755                 do {
 756                         sky2_write8(hw, SK_REG(1, GMAC_CTRL), GMC_RST_SET);
 757                         sky2_write8(hw, SK_REG(1, GMAC_CTRL), GMC_RST_CLR);
 758                 } while (gm_phy_read(hw, 1, PHY_MARV_ID0) != PHY_MARV_ID0_VAL ||
 759                          gm_phy_read(hw, 1, PHY_MARV_ID1) != PHY_MARV_ID1_Y2 ||
 760                          gm_phy_read(hw, 1, PHY_MARV_INT_MASK) != 0);
 761         }
 762
 763         sky2_read16(hw, SK_REG(port, GMAC_IRQ_SRC));
 764
 765         /* Enable Transmit FIFO Underrun */
 766         sky2_write8(hw, SK_REG(port, GMAC_IRQ_MSK), GMAC_DEF_MSK);
 767
 768         spin_lock_bh(&sky2->phy_lock);
 769         sky2_phy_init(hw, port);
 770         spin_unlock_bh(&sky2->phy_lock);
 771
 772         /* MIB clear */
 773         reg = gma_read16(hw, port, GM_PHY_ADDR);
 774         gma_write16(hw, port, GM_PHY_ADDR, reg | GM_PAR_MIB_CLR);
 775
 776         for (i = GM_MIB_CNT_BASE; i <= GM_MIB_CNT_END; i += 4)
 777                 gma_read16(hw, port, i);
 778         gma_write16(hw, port, GM_PHY_ADDR, reg);
 779
 780         /* transmit control */
 781         gma_write16(hw, port, GM_TX_CTRL, TX_COL_THR(TX_COL_DEF));
 782
 783         /* receive control reg: unicast + multicast + no FCS  */
 784         gma_write16(hw, port, GM_RX_CTRL,
 785                     GM_RXCR_UCF_ENA | GM_RXCR_CRC_DIS | GM_RXCR_MCF_ENA);
 786
 787         /* transmit flow control */
 788         gma_write16(hw, port, GM_TX_FLOW_CTRL, 0xffff);
 789
 790         /* transmit parameter */
 791         gma_write16(hw, port, GM_TX_PARAM,
 792                     TX_JAM_LEN_VAL(TX_JAM_LEN_DEF) |
 793                     TX_JAM_IPG_VAL(TX_JAM_IPG_DEF) |
 794                     TX_IPG_JAM_DATA(TX_IPG_JAM_DEF) |
 795                     TX_BACK_OFF_LIM(TX_BOF_LIM_DEF));
 796
 797         /* serial mode register */
 798         reg = DATA_BLIND_VAL(DATA_BLIND_DEF) |
 799                 GM_SMOD_VLAN_ENA | IPG_DATA_VAL(IPG_DATA_DEF);
 800
 801         if (hw->dev[port]->mtu > ETH_DATA_LEN)
 802                 reg |= GM_SMOD_JUMBO_ENA;
 803
 804         gma_write16(hw, port, GM_SERIAL_MODE, reg);
 805
 806         /* virtual address for data */
 807         gma_set_addr(hw, port, GM_SRC_ADDR_2L, addr);
 808
 809         /* physical address: used for pause frames */
 810         gma_set_addr(hw, port, GM_SRC_ADDR_1L, addr);
 811
 812         /* ignore counter overflows */
 813         gma_write16(hw, port, GM_TX_IRQ_MSK, 0);
 814         gma_write16(hw, port, GM_RX_IRQ_MSK, 0);
 815         gma_write16(hw, port, GM_TR_IRQ_MSK, 0);
 816
 817         /* Configure Rx MAC FIFO */
 818         sky2_write8(hw, SK_REG(port, RX_GMF_CTRL_T), GMF_RST_CLR);
 819         rx_reg = GMF_OPER_ON | GMF_RX_F_FL_ON;
 820         if (hw->chip_id == CHIP_ID_YUKON_EX ||
 821             hw->chip_id == CHIP_ID_YUKON_FE_P)
 822                 rx_reg |= GMF_RX_OVER_ON;
 823
 824         sky2_write32(hw, SK_REG(port, RX_GMF_CTRL_T), rx_reg);
 825
 826         /* Flush Rx MAC FIFO on any flow control or error */
 827         sky2_write16(hw, SK_REG(port, RX_GMF_FL_MSK), GMR_FS_ANY_ERR);
 828
 829         /* Set threshold to 0xa (64 bytes) + 1 to workaround pause bug  */
 830         reg = RX_GMF_FL_THR_DEF + 1;
 831         /* Another magic mystery workaround from sk98lin */
 832         if (hw->chip_id == CHIP_ID_YUKON_FE_P &&
 833             hw->chip_rev == CHIP_REV_YU_FE2_A0)
 834                 reg = 0x178;
 835         sky2_write16(hw, SK_REG(port, RX_GMF_FL_THR), reg);
 836
 837         /* Configure Tx MAC FIFO */
 838         sky2_write8(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_RST_CLR);
 839         sky2_write16(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_OPER_ON);
 840
 841         /* On chips without ram buffer, pause is controled by MAC level */
 842         if (sky2_read8(hw, B2_E_0) == 0) {
 843                 sky2_write8(hw, SK_REG(port, RX_GMF_LP_THR), 768/8);
 844                 sky2_write8(hw, SK_REG(port, RX_GMF_UP_THR), 1024/8);
 845
 846                 sky2_set_tx_stfwd(hw, port);
 847         }
 848
 849 }
 850
 851 /* Assign Ram Buffer allocation to queue */
 852 static void sky2_ramset(struct sky2_hw *hw, u16 q, u32 start, u32 space)
 853 {
 854         u32 end;
 855
 856         /* convert from K bytes to qwords used for hw register */
 857         start *= 1024/8;
 858         space *= 1024/8;
 859         end = start + space - 1;
 860
 861         sky2_write8(hw, RB_ADDR(q, RB_CTRL), RB_RST_CLR);
 862         sky2_write32(hw, RB_ADDR(q, RB_START), start);
 863         sky2_write32(hw, RB_ADDR(q, RB_END), end);
 864         sky2_write32(hw, RB_ADDR(q, RB_WP), start);
 865         sky2_write32(hw, RB_ADDR(q, RB_RP), start);
 866
 867         if (q == Q_R1 || q == Q_R2) {
 868                 u32 tp = space - space/4;
 869
 870                 /* On receive queue's set the thresholds
 871                  * give receiver priority when > 3/4 full
 872                  * send pause when down to 2K
 873                  */
 874                 sky2_write32(hw, RB_ADDR(q, RB_RX_UTHP), tp);
 875                 sky2_write32(hw, RB_ADDR(q, RB_RX_LTHP), space/2);
 876
 877                 tp = space - 2048/8;
 878                 sky2_write32(hw, RB_ADDR(q, RB_RX_UTPP), tp);
 879                 sky2_write32(hw, RB_ADDR(q, RB_RX_LTPP), space/4);
 880         } else {
 881                 /* Enable store & forward on Tx queue's because
 882                  * Tx FIFO is only 1K on Yukon
 883                  */
 884                 sky2_write8(hw, RB_ADDR(q, RB_CTRL), RB_ENA_STFWD);
 885         }
 886
 887         sky2_write8(hw, RB_ADDR(q, RB_CTRL), RB_ENA_OP_MD);
 888         sky2_read8(hw, RB_ADDR(q, RB_CTRL));
 889 }
 890
 891 /* Setup Bus Memory Interface */
 892 static void sky2_qset(struct sky2_hw *hw, u16 q)
 893 {
 894         sky2_write32(hw, Q_ADDR(q, Q_CSR), BMU_CLR_RESET);
 895         sky2_write32(hw, Q_ADDR(q, Q_CSR), BMU_OPER_INIT);
 896         sky2_write32(hw, Q_ADDR(q, Q_CSR), BMU_FIFO_OP_ON);
 897         sky2_write32(hw, Q_ADDR(q, Q_WM),  BMU_WM_DEFAULT);
 898 }
 899
 900 /* Setup prefetch unit registers. This is the interface between
 901  * hardware and driver list elements
 902  */
 903 static void sky2_prefetch_init(struct sky2_hw *hw, u32 qaddr,
 904                                       u64 addr, u32 last)
 905 {
 906         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_CTRL), PREF_UNIT_RST_SET);
 907         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_CTRL), PREF_UNIT_RST_CLR);
 908         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_ADDR_HI), addr >> 32);
 909         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_ADDR_LO), (u32) addr);
 910         sky2_write16(hw, Y2_QADDR(qaddr, PREF_UNIT_LAST_IDX), last);
 911         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_CTRL), PREF_UNIT_OP_ON);
 912
 913         sky2_read32(hw, Y2_QADDR(qaddr, PREF_UNIT_CTRL));
 914 }
 915
 916 static inline struct sky2_tx_le *get_tx_le(struct sky2_port *sky2)
 917 {
 918         struct sky2_tx_le *le = sky2->tx_le + sky2->tx_prod;
 919
 920         sky2->tx_prod = RING_NEXT(sky2->tx_prod, TX_RING_SIZE);
 921         le->ctrl = 0;
 922         return le;
 923 }
 924
 925 static void tx_init(struct sky2_port *sky2)
 926 {
 927         struct sky2_tx_le *le;
 928
 929         sky2->tx_prod = sky2->tx_cons = 0;
 930         sky2->tx_tcpsum = 0;
 931         sky2->tx_last_mss = 0;
 932
 933         le = get_tx_le(sky2);
 934         le->addr = 0;
 935         le->opcode = OP_ADDR64 | HW_OWNER;
 936         sky2->tx_addr64 = 0;
 937 }
 938
 939 static inline struct tx_ring_info *tx_le_re(struct sky2_port *sky2,
 940                                             struct sky2_tx_le *le)
 941 {
 942         return sky2->tx_ring + (le - sky2->tx_le);
 943 }
 944
 945 /* Update chip's next pointer */
 946 static inline void sky2_put_idx(struct sky2_hw *hw, unsigned q, u16 idx)
 947 {
 948         /* Make sure write' to descriptors are complete before we tell hardware */
 949         wmb();
 950         sky2_write16(hw, Y2_QADDR(q, PREF_UNIT_PUT_IDX), idx);
 951
 952         /* Synchronize I/O on since next processor may write to tail */
 953         mmiowb();
 954 }
 955
 956
 957 static inline struct sky2_rx_le *sky2_next_rx(struct sky2_port *sky2)
 958 {
 959         struct sky2_rx_le *le = sky2->rx_le + sky2->rx_put;
 960         sky2->rx_put = RING_NEXT(sky2->rx_put, RX_LE_SIZE);
 961         le->ctrl = 0;
 962         return le;
 963 }
 964
 965 /* Build description to hardware for one receive segment */
 966 static void sky2_rx_add(struct sky2_port *sky2,  u8 op,
 967                         dma_addr_t map, unsigned len)
 968 {
 969         struct sky2_rx_le *le;
 970         u32 hi = upper_32_bits(map);
 971
 972         if (sky2->rx_addr64 != hi) {
 973                 le = sky2_next_rx(sky2);
 974                 le->addr = cpu_to_le32(hi);
 975                 le->opcode = OP_ADDR64 | HW_OWNER;
 976                 sky2->rx_addr64 = upper_32_bits(map + len);
 977         }
 978
 979         le = sky2_next_rx(sky2);
 980         le->addr = cpu_to_le32((u32) map);
 981         le->length = cpu_to_le16(len);
 982         le->opcode = op | HW_OWNER;
 983 }
 984
 985 /* Build description to hardware for one possibly fragmented skb */
 986 static void sky2_rx_submit(struct sky2_port *sky2,
 987                            const struct rx_ring_info *re)
 988 {
 989         int i;
 990
 991         sky2_rx_add(sky2, OP_PACKET, re->data_addr, sky2->rx_data_size);
 992
 993         for (i = 0; i < skb_shinfo(re->skb)->nr_frags; i++)
 994                 sky2_rx_add(sky2, OP_BUFFER, re->frag_addr[i], PAGE_SIZE);
 995 }
 996
 997
 998 static void sky2_rx_map_skb(struct pci_dev *pdev, struct rx_ring_info *re,
 999                             unsigned size)
1000 {
1001         struct sk_buff *skb = re->skb;
1002         int i;
1003
1004         re->data_addr = pci_map_single(pdev, skb->data, size, PCI_DMA_FROMDEVICE);
1005         pci_unmap_len_set(re, data_size, size);
1006
1007         for (i = 0; i < skb_shinfo(skb)->nr_frags; i++)
1008                 re->frag_addr[i] = pci_map_page(pdev,
1009                                                 skb_shinfo(skb)->frags[i].page,
1010                                                 skb_shinfo(skb)->frags[i].page_offset,
1011                                                 skb_shinfo(skb)->frags[i].size,
1012                                                 PCI_DMA_FROMDEVICE);
1013 }
1014
1015 static void sky2_rx_unmap_skb(struct pci_dev *pdev, struct rx_ring_info *re)
1016 {
1017         struct sk_buff *skb = re->skb;
1018         int i;
1019
1020         pci_unmap_single(pdev, re->data_addr, pci_unmap_len(re, data_size),
1021                          PCI_DMA_FROMDEVICE);
1022
1023         for (i = 0; i < skb_shinfo(skb)->nr_frags; i++)
1024                 pci_unmap_page(pdev, re->frag_addr[i],
1025                                skb_shinfo(skb)->frags[i].size,
1026                                PCI_DMA_FROMDEVICE);
1027 }
1028
1029 /* Tell chip where to start receive checksum.
1030  * Actually has two checksums, but set both same to avoid possible byte
1031  * order problems.
1032  */
1033 static void rx_set_checksum(struct sky2_port *sky2)
1034 {
1035         struct sky2_rx_le *le = sky2_next_rx(sky2);
1036
1037         le->addr = cpu_to_le32((ETH_HLEN << 16) | ETH_HLEN);
1038         le->ctrl = 0;
1039         le->opcode = OP_TCPSTART | HW_OWNER;
1040
1041         sky2_write32(sky2->hw,
1042                      Q_ADDR(rxqaddr[sky2->port], Q_CSR),
1043                      sky2->rx_csum ? BMU_ENA_RX_CHKSUM : BMU_DIS_RX_CHKSUM);
1044 }
1045
1046 /*
1047  * The RX Stop command will not work for Yukon-2 if the BMU does not
1048  * reach the end of packet and since we can't make sure that we have
1049  * incoming data, we must reset the BMU while it is not doing a DMA
1050  * transfer. Since it is possible that the RX path is still active,
1051  * the RX RAM buffer will be stopped first, so any possible incoming
1052  * data will not trigger a DMA. After the RAM buffer is stopped, the
1053  * BMU is polled until any DMA in progress is ended and only then it
1054  * will be reset.
1055  */
1056 static void sky2_rx_stop(struct sky2_port *sky2)
1057 {
1058         struct sky2_hw *hw = sky2->hw;
1059         unsigned rxq = rxqaddr[sky2->port];
1060         int i;
1061
1062         /* disable the RAM Buffer receive queue */
1063         sky2_write8(hw, RB_ADDR(rxq, RB_CTRL), RB_DIS_OP_MD);
1064
1065         for (i = 0; i < 0xffff; i++)
1066                 if (sky2_read8(hw, RB_ADDR(rxq, Q_RSL))
1067                     == sky2_read8(hw, RB_ADDR(rxq, Q_RL)))
1068                         goto stopped;
1069
1070         printk(KERN_WARNING PFX "%s: receiver stop failed\n",
1071                sky2->netdev->name);
1072 stopped:
1073         sky2_write32(hw, Q_ADDR(rxq, Q_CSR), BMU_RST_SET | BMU_FIFO_RST);
1074
1075         /* reset the Rx prefetch unit */
1076         sky2_write32(hw, Y2_QADDR(rxq, PREF_UNIT_CTRL), PREF_UNIT_RST_SET);
1077         mmiowb();
1078 }
1079
1080 /* Clean out receive buffer area, assumes receiver hardware stopped */
1081 static void sky2_rx_clean(struct sky2_port *sky2)
1082 {
1083         unsigned i;
1084
1085         memset(sky2->rx_le, 0, RX_LE_BYTES);
1086         for (i = 0; i < sky2->rx_pending; i++) {
1087                 struct rx_ring_info *re = sky2->rx_ring + i;
1088
1089                 if (re->skb) {
1090                         sky2_rx_unmap_skb(sky2->hw->pdev, re);
1091                         kfree_skb(re->skb);
1092                         re->skb = NULL;
1093                 }
1094         }
1095 }
1096
1097 /* Basic MII support */
1098 static int sky2_ioctl(struct net_device *dev, struct ifreq *ifr, int cmd)
1099 {
1100         struct mii_ioctl_data *data = if_mii(ifr);
1101         struct sky2_port *sky2 = netdev_priv(dev);
1102         struct sky2_hw *hw = sky2->hw;
1103         int err = -EOPNOTSUPP;
1104
1105         if (!netif_running(dev))
1106                 return -ENODEV; /* Phy still in reset */
1107
1108         switch (cmd) {
1109         case SIOCGMIIPHY:
1110                 data->phy_id = PHY_ADDR_MARV;
1111
1112                 /* fallthru */
1113         case SIOCGMIIREG: {
1114                 u16 val = 0;
1115
1116                 spin_lock_bh(&sky2->phy_lock);
1117                 err = __gm_phy_read(hw, sky2->port, data->reg_num & 0x1f, &val);
1118                 spin_unlock_bh(&sky2->phy_lock);
1119
1120                 data->val_out = val;
1121                 break;
1122         }
1123
1124         case SIOCSMIIREG:
1125                 if (!capable(CAP_NET_ADMIN))
1126                         return -EPERM;
1127
1128                 spin_lock_bh(&sky2->phy_lock);
1129                 err = gm_phy_write(hw, sky2->port, data->reg_num & 0x1f,
1130                                    data->val_in);
1131                 spin_unlock_bh(&sky2->phy_lock);
1132                 break;
1133         }
1134         return err;
1135 }
1136
1137 #ifdef SKY2_VLAN_TAG_USED
1138 static void sky2_vlan_rx_register(struct net_device *dev, struct vlan_group *grp)
1139 {
1140         struct sky2_port *sky2 = netdev_priv(dev);
1141         struct sky2_hw *hw = sky2->hw;
1142         u16 port = sky2->port;
1143
1144         netif_tx_lock_bh(dev);
1145         napi_disable(&hw->napi);
1146
1147         sky2->vlgrp = grp;
1148         if (grp) {
1149                 sky2_write32(hw, SK_REG(port, RX_GMF_CTRL_T),
1150                              RX_VLAN_STRIP_ON);
1151                 sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T),
1152                              TX_VLAN_TAG_ON);
1153         } else {
1154                 sky2_write32(hw, SK_REG(port, RX_GMF_CTRL_T),
1155                              RX_VLAN_STRIP_OFF);
1156                 sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T),
1157                              TX_VLAN_TAG_OFF);
1158         }
1159
1160         napi_enable(&hw->napi);
1161         netif_tx_unlock_bh(dev);
1162 }
1163 #endif
1164
1165 /*
1166  * Allocate an skb for receiving. If the MTU is large enough
1167  * make the skb non-linear with a fragment list of pages.
1168  *
1169  * It appears the hardware has a bug in the FIFO logic that
1170  * cause it to hang if the FIFO gets overrun and the receive buffer
1171  * is not 64 byte aligned. The buffer returned from netdev_alloc_skb is
1172  * aligned except if slab debugging is enabled.
1173  */
1174 static struct sk_buff *sky2_rx_alloc(struct sky2_port *sky2)
1175 {
1176         struct sk_buff *skb;
1177         unsigned long p;
1178         int i;
1179
1180         skb = netdev_alloc_skb(sky2->netdev, sky2->rx_data_size + RX_SKB_ALIGN);
1181         if (!skb)
1182                 goto nomem;
1183
1184         p = (unsigned long) skb->data;
1185         skb_reserve(skb, ALIGN(p, RX_SKB_ALIGN) - p);
1186
1187         for (i = 0; i < sky2->rx_nfrags; i++) {
1188                 struct page *page = alloc_page(GFP_ATOMIC);
1189
1190                 if (!page)
1191                         goto free_partial;
1192                 skb_fill_page_desc(skb, i, page, 0, PAGE_SIZE);
1193         }
1194
1195         return skb;
1196 free_partial:
1197         kfree_skb(skb);
1198 nomem:
1199         return NULL;
1200 }
1201
1202 static inline void sky2_rx_update(struct sky2_port *sky2, unsigned rxq)
1203 {
1204         sky2_put_idx(sky2->hw, rxq, sky2->rx_put);
1205 }
1206
1207 /*
1208  * Allocate and setup receiver buffer pool.
1209  * Normal case this ends up creating one list element for skb
1210  * in the receive ring. Worst case if using large MTU and each
1211  * allocation falls on a different 64 bit region, that results
1212  * in 6 list elements per ring entry.
1213  * One element is used for checksum enable/disable, and one
1214  * extra to avoid wrap.
1215  */
1216 static int sky2_rx_start(struct sky2_port *sky2)
1217 {
1218         struct sky2_hw *hw = sky2->hw;
1219         struct rx_ring_info *re;
1220         unsigned rxq = rxqaddr[sky2->port];
1221         unsigned i, size, space, thresh;
1222
1223         sky2->rx_put = sky2->rx_next = 0;
1224         sky2_qset(hw, rxq);
1225
1226         /* On PCI express lowering the watermark gives better performance */
1227         if (pci_find_capability(hw->pdev, PCI_CAP_ID_EXP))
1228                 sky2_write32(hw, Q_ADDR(rxq, Q_WM), BMU_WM_PEX);
1229
1230         /* These chips have no ram buffer?
1231          * MAC Rx RAM Read is controlled by hardware */
1232         if (hw->chip_id == CHIP_ID_YUKON_EC_U &&
1233             (hw->chip_rev == CHIP_REV_YU_EC_U_A1
1234              || hw->chip_rev == CHIP_REV_YU_EC_U_B0))
1235                 sky2_write32(hw, Q_ADDR(rxq, Q_TEST), F_M_RX_RAM_DIS);
1236
1237         sky2_prefetch_init(hw, rxq, sky2->rx_le_map, RX_LE_SIZE - 1);
1238
1239         if (!(hw->flags & SKY2_HW_NEW_LE))
1240                 rx_set_checksum(sky2);
1241
1242         /* Space needed for frame data + headers rounded up */
1243         size = roundup(sky2->netdev->mtu + ETH_HLEN + VLAN_HLEN, 8);
1244
1245         /* Stopping point for hardware truncation */
1246         thresh = (size - 8) / sizeof(u32);
1247
1248         /* Account for overhead of skb - to avoid order > 0 allocation */
1249         space = SKB_DATA_ALIGN(size) + NET_SKB_PAD
1250                 + sizeof(struct skb_shared_info);
1251
1252         sky2->rx_nfrags = space >> PAGE_SHIFT;
1253         BUG_ON(sky2->rx_nfrags > ARRAY_SIZE(re->frag_addr));
1254
1255         if (sky2->rx_nfrags != 0) {
1256                 /* Compute residue after pages */
1257                 space = sky2->rx_nfrags << PAGE_SHIFT;
1258
1259                 if (space < size)
1260                         size -= space;
1261                 else
1262                         size = 0;
1263
1264                 /* Optimize to handle small packets and headers */
1265                 if (size < copybreak)
1266                         size = copybreak;
1267                 if (size < ETH_HLEN)
1268                         size = ETH_HLEN;
1269         }
1270         sky2->rx_data_size = size;
1271
1272         /* Fill Rx ring */
1273         for (i = 0; i < sky2->rx_pending; i++) {
1274                 re = sky2->rx_ring + i;
1275
1276                 re->skb = sky2_rx_alloc(sky2);
1277                 if (!re->skb)
1278                         goto nomem;
1279
1280                 sky2_rx_map_skb(hw->pdev, re, sky2->rx_data_size);
1281                 sky2_rx_submit(sky2, re);
1282         }
1283
1284         /*
1285          * The receiver hangs if it receives frames larger than the
1286          * packet buffer. As a workaround, truncate oversize frames, but
1287          * the register is limited to 9 bits, so if you do frames > 2052
1288          * you better get the MTU right!
1289          */
1290         if (thresh > 0x1ff)
1291                 sky2_write32(hw, SK_REG(sky2->port, RX_GMF_CTRL_T), RX_TRUNC_OFF);
1292         else {
1293                 sky2_write16(hw, SK_REG(sky2->port, RX_GMF_TR_THR), thresh);
1294                 sky2_write32(hw, SK_REG(sky2->port, RX_GMF_CTRL_T), RX_TRUNC_ON);
1295         }
1296
1297         /* Tell chip about available buffers */
1298         sky2_rx_update(sky2, rxq);
1299         return 0;
1300 nomem:
1301         sky2_rx_clean(sky2);
1302         return -ENOMEM;
1303 }
1304
1305 /* Bring up network interface. */
1306 static int sky2_up(struct net_device *dev)
1307 {
1308         struct sky2_port *sky2 = netdev_priv(dev);
1309         struct sky2_hw *hw = sky2->hw;
1310         unsigned port = sky2->port;
1311         u32 imask, ramsize;
1312         int cap, err = -ENOMEM;
1313         struct net_device *otherdev = hw->dev[sky2->port^1];
1314
1315         /*
1316          * On dual port PCI-X card, there is an problem where status
1317          * can be received out of order due to split transactions
1318          */
1319         if (otherdev && netif_running(otherdev) &&
1320             (cap = pci_find_capability(hw->pdev, PCI_CAP_ID_PCIX))) {
1321                 struct sky2_port *osky2 = netdev_priv(otherdev);
1322                 u16 cmd;
1323
1324                 pci_read_config_word(hw->pdev, cap + PCI_X_CMD, &cmd);
1325                 cmd &= ~PCI_X_CMD_MAX_SPLIT;
1326                 pci_write_config_word(hw->pdev, cap + PCI_X_CMD, cmd);
1327
1328                 sky2->rx_csum = 0;
1329                 osky2->rx_csum = 0;
1330         }
1331
1332         if (netif_msg_ifup(sky2))
1333                 printk(KERN_INFO PFX "%s: enabling interface\n", dev->name);
1334
1335         netif_carrier_off(dev);
1336
1337         /* must be power of 2 */
1338         sky2->tx_le = pci_alloc_consistent(hw->pdev,
1339                                            TX_RING_SIZE *
1340                                            sizeof(struct sky2_tx_le),
1341                                            &sky2->tx_le_map);
1342         if (!sky2->tx_le)
1343                 goto err_out;
1344
1345         sky2->tx_ring = kcalloc(TX_RING_SIZE, sizeof(struct tx_ring_info),
1346                                 GFP_KERNEL);
1347         if (!sky2->tx_ring)
1348                 goto err_out;
1349
1350         tx_init(sky2);
1351
1352         sky2->rx_le = pci_alloc_consistent(hw->pdev, RX_LE_BYTES,
1353                                            &sky2->rx_le_map);
1354         if (!sky2->rx_le)
1355                 goto err_out;
1356         memset(sky2->rx_le, 0, RX_LE_BYTES);
1357
1358         sky2->rx_ring = kcalloc(sky2->rx_pending, sizeof(struct rx_ring_info),
1359                                 GFP_KERNEL);
1360         if (!sky2->rx_ring)
1361                 goto err_out;
1362
1363         sky2_phy_power(hw, port, 1);
1364
1365         sky2_mac_init(hw, port);
1366
1367         /* Register is number of 4K blocks on internal RAM buffer. */
1368         ramsize = sky2_read8(hw, B2_E_0) * 4;
1369         if (ramsize > 0) {
1370                 u32 rxspace;
1371
1372                 pr_debug(PFX "%s: ram buffer %dK\n", dev->name, ramsize);
1373                 if (ramsize < 16)
1374                         rxspace = ramsize / 2;
1375                 else
1376                         rxspace = 8 + (2*(ramsize - 16))/3;
1377
1378                 sky2_ramset(hw, rxqaddr[port], 0, rxspace);
1379                 sky2_ramset(hw, txqaddr[port], rxspace, ramsize - rxspace);
1380
1381                 /* Make sure SyncQ is disabled */
1382                 sky2_write8(hw, RB_ADDR(port == 0 ? Q_XS1 : Q_XS2, RB_CTRL),
1383                             RB_RST_SET);
1384         }
1385
1386         sky2_qset(hw, txqaddr[port]);
1387
1388         /* This is copied from sk98lin 10.0.5.3; no one tells me about erratta's */
1389         if (hw->chip_id == CHIP_ID_YUKON_EX && hw->chip_rev == CHIP_REV_YU_EX_B0)
1390                 sky2_write32(hw, Q_ADDR(txqaddr[port], Q_TEST), F_TX_CHK_AUTO_OFF);
1391
1392         /* Set almost empty threshold */
1393         if (hw->chip_id == CHIP_ID_YUKON_EC_U
1394             && hw->chip_rev == CHIP_REV_YU_EC_U_A0)
1395                 sky2_write16(hw, Q_ADDR(txqaddr[port], Q_AL), ECU_TXFF_LEV);
1396
1397         sky2_prefetch_init(hw, txqaddr[port], sky2->tx_le_map,
1398                            TX_RING_SIZE - 1);
1399
1400         err = sky2_rx_start(sky2);
1401         if (err)
1402                 goto err_out;
1403
1404         /* Enable interrupts from phy/mac for port */
1405         imask = sky2_read32(hw, B0_IMSK);
1406         imask |= portirq_msk[port];
1407         sky2_write32(hw, B0_IMSK, imask);
1408
1409         return 0;
1410
1411 err_out:
1412         if (sky2->rx_le) {
1413                 pci_free_consistent(hw->pdev, RX_LE_BYTES,
1414                                     sky2->rx_le, sky2->rx_le_map);
1415                 sky2->rx_le = NULL;
1416         }
1417         if (sky2->tx_le) {
1418                 pci_free_consistent(hw->pdev,
1419                                     TX_RING_SIZE * sizeof(struct sky2_tx_le),
1420                                     sky2->tx_le, sky2->tx_le_map);
1421                 sky2->tx_le = NULL;
1422         }
1423         kfree(sky2->tx_ring);
1424         kfree(sky2->rx_ring);
1425
1426         sky2->tx_ring = NULL;
1427         sky2->rx_ring = NULL;
1428         return err;
1429 }
1430
1431 /* Modular subtraction in ring */
1432 static inline int tx_dist(unsigned tail, unsigned head)
1433 {
1434         return (head - tail) & (TX_RING_SIZE - 1);
1435 }
1436
1437 /* Number of list elements available for next tx */
1438 static inline int tx_avail(const struct sky2_port *sky2)
1439 {
1440         return sky2->tx_pending - tx_dist(sky2->tx_cons, sky2->tx_prod);
1441 }
1442
1443 /* Estimate of number of transmit list elements required */
1444 static unsigned tx_le_req(const struct sk_buff *skb)
1445 {
1446         unsigned count;
1447
1448         count = sizeof(dma_addr_t) / sizeof(u32);
1449         count += skb_shinfo(skb)->nr_frags * count;
1450
1451         if (skb_is_gso(skb))
1452                 ++count;
1453
1454         if (skb->ip_summed == CHECKSUM_PARTIAL)
1455                 ++count;
1456
1457         return count;
1458 }
1459
1460 /*
1461  * Put one packet in ring for transmit.
1462  * A single packet can generate multiple list elements, and
1463  * the number of ring elements will probably be less than the number
1464  * of list elements used.
1465  */
1466 static int sky2_xmit_frame(struct sk_buff *skb, struct net_device *dev)
1467 {
1468         struct sky2_port *sky2 = netdev_priv(dev);
1469         struct sky2_hw *hw = sky2->hw;
1470         struct sky2_tx_le *le = NULL;
1471         struct tx_ring_info *re;
1472         unsigned i, len;
1473         dma_addr_t mapping;
1474         u32 addr64;
1475         u16 mss;
1476         u8 ctrl;
1477
1478         if (unlikely(tx_avail(sky2) < tx_le_req(skb)))
1479                 return NETDEV_TX_BUSY;
1480
1481         if (unlikely(netif_msg_tx_queued(sky2)))
1482                 printk(KERN_DEBUG "%s: tx queued, slot %u, len %d\n",
1483                        dev->name, sky2->tx_prod, skb->len);
1484
1485         len = skb_headlen(skb);
1486         mapping = pci_map_single(hw->pdev, skb->data, len, PCI_DMA_TODEVICE);
1487         addr64 = upper_32_bits(mapping);
1488
1489         /* Send high bits if changed or crosses boundary */
1490         if (addr64 != sky2->tx_addr64 ||
1491             upper_32_bits(mapping + len) != sky2->tx_addr64) {
1492                 le = get_tx_le(sky2);
1493                 le->addr = cpu_to_le32(addr64);
1494                 le->opcode = OP_ADDR64 | HW_OWNER;
1495                 sky2->tx_addr64 = upper_32_bits(mapping + len);
1496         }
1497
1498         /* Check for TCP Segmentation Offload */
1499         mss = skb_shinfo(skb)->gso_size;
1500         if (mss != 0) {
1501
1502                 if (!(hw->flags & SKY2_HW_NEW_LE))
1503                         mss += ETH_HLEN + ip_hdrlen(skb) + tcp_hdrlen(skb);
1504
1505                 if (mss != sky2->tx_last_mss) {
1506                         le = get_tx_le(sky2);
1507                         le->addr = cpu_to_le32(mss);
1508
1509                         if (hw->flags & SKY2_HW_NEW_LE)
1510                                 le->opcode = OP_MSS | HW_OWNER;
1511                         else
1512                                 le->opcode = OP_LRGLEN | HW_OWNER;
1513                         sky2->tx_last_mss = mss;
1514                 }
1515         }
1516
1517         ctrl = 0;
1518 #ifdef SKY2_VLAN_TAG_USED
1519         /* Add VLAN tag, can piggyback on LRGLEN or ADDR64 */
1520         if (sky2->vlgrp && vlan_tx_tag_present(skb)) {
1521                 if (!le) {
1522                         le = get_tx_le(sky2);
1523                         le->addr = 0;
1524                         le->opcode = OP_VLAN|HW_OWNER;
1525                 } else
1526                         le->opcode |= OP_VLAN;
1527                 le->length = cpu_to_be16(vlan_tx_tag_get(skb));
1528                 ctrl |= INS_VLAN;
1529         }
1530 #endif
1531
1532         /* Handle TCP checksum offload */
1533         if (skb->ip_summed == CHECKSUM_PARTIAL) {
1534                 /* On Yukon EX (some versions) encoding change. */
1535                 if (hw->flags & SKY2_HW_AUTO_TX_SUM)
1536                         ctrl |= CALSUM; /* auto checksum */
1537                 else {
1538                         const unsigned offset = skb_transport_offset(skb);
1539                         u32 tcpsum;
1540
1541                         tcpsum = offset << 16;                  /* sum start */
1542                         tcpsum |= offset + skb->csum_offset;    /* sum write */
1543
1544                         ctrl |= CALSUM | WR_SUM | INIT_SUM | LOCK_SUM;
1545                         if (ip_hdr(skb)->protocol == IPPROTO_UDP)
1546                                 ctrl |= UDPTCP;
1547
1548                         if (tcpsum != sky2->tx_tcpsum) {
1549                                 sky2->tx_tcpsum = tcpsum;
1550
1551                                 le = get_tx_le(sky2);
1552                                 le->addr = cpu_to_le32(tcpsum);
1553                                 le->length = 0; /* initial checksum value */
1554                                 le->ctrl = 1;   /* one packet */
1555                                 le->opcode = OP_TCPLISW | HW_OWNER;
1556                         }
1557                 }
1558         }
1559
1560         le = get_tx_le(sky2);
1561         le->addr = cpu_to_le32((u32) mapping);
1562         le->length = cpu_to_le16(len);
1563         le->ctrl = ctrl;
1564         le->opcode = mss ? (OP_LARGESEND | HW_OWNER) : (OP_PACKET | HW_OWNER);
1565
1566         re = tx_le_re(sky2, le);
1567         re->skb = skb;
1568         pci_unmap_addr_set(re, mapaddr, mapping);
1569         pci_unmap_len_set(re, maplen, len);
1570
1571         for (i = 0; i < skb_shinfo(skb)->nr_frags; i++) {
1572                 const skb_frag_t *frag = &skb_shinfo(skb)->frags[i];
1573
1574                 mapping = pci_map_page(hw->pdev, frag->page, frag->page_offset,
1575                                        frag->size, PCI_DMA_TODEVICE);
1576                 addr64 = upper_32_bits(mapping);
1577                 if (addr64 != sky2->tx_addr64) {
1578                         le = get_tx_le(sky2);
1579                         le->addr = cpu_to_le32(addr64);
1580                         le->ctrl = 0;
1581                         le->opcode = OP_ADDR64 | HW_OWNER;
1582                         sky2->tx_addr64 = addr64;
1583                 }
1584
1585                 le = get_tx_le(sky2);
1586                 le->addr = cpu_to_le32((u32) mapping);
1587                 le->length = cpu_to_le16(frag->size);
1588                 le->ctrl = ctrl;
1589                 le->opcode = OP_BUFFER | HW_OWNER;
1590
1591                 re = tx_le_re(sky2, le);
1592                 re->skb = skb;
1593                 pci_unmap_addr_set(re, mapaddr, mapping);
1594                 pci_unmap_len_set(re, maplen, frag->size);
1595         }
1596
1597         le->ctrl |= EOP;
1598
1599         if (tx_avail(sky2) <= MAX_SKB_TX_LE)
1600                 netif_stop_queue(dev);
1601
1602         sky2_put_idx(hw, txqaddr[sky2->port], sky2->tx_prod);
1603
1604         dev->trans_start = jiffies;
1605         return NETDEV_TX_OK;
1606 }
1607
1608 /*
1609  * Free ring elements from starting at tx_cons until "done"
1610  *
1611  * NB: the hardware will tell us about partial completion of multi-part
1612  *     buffers so make sure not to free skb to early.
1613  */
1614 static void sky2_tx_complete(struct sky2_port *sky2, u16 done)
1615 {
1616         struct net_device *dev = sky2->netdev;
1617         struct pci_dev *pdev = sky2->hw->pdev;
1618         unsigned idx;
1619
1620         BUG_ON(done >= TX_RING_SIZE);
1621
1622         for (idx = sky2->tx_cons; idx != done;
1623              idx = RING_NEXT(idx, TX_RING_SIZE)) {
1624                 struct sky2_tx_le *le = sky2->tx_le + idx;
1625                 struct tx_ring_info *re = sky2->tx_ring + idx;
1626
1627                 switch(le->opcode & ~HW_OWNER) {
1628                 case OP_LARGESEND:
1629                 case OP_PACKET:
1630                         pci_unmap_single(pdev,
1631                                          pci_unmap_addr(re, mapaddr),
1632                                          pci_unmap_len(re, maplen),
1633                                          PCI_DMA_TODEVICE);
1634                         break;
1635                 case OP_BUFFER:
1636                         pci_unmap_page(pdev, pci_unmap_addr(re, mapaddr),
1637                                        pci_unmap_len(re, maplen),
1638                                        PCI_DMA_TODEVICE);
1639                         break;
1640                 }
1641
1642                 if (le->ctrl & EOP) {
1643                         if (unlikely(netif_msg_tx_done(sky2)))
1644                                 printk(KERN_DEBUG "%s: tx done %u\n",
1645                                        dev->name, idx);
1646
1647                         dev->stats.tx_packets++;
1648                         dev->stats.tx_bytes += re->skb->len;
1649
1650                         dev_kfree_skb_any(re->skb);
1651                         sky2->tx_next = RING_NEXT(idx, TX_RING_SIZE);
1652                 }
1653         }
1654
1655         sky2->tx_cons = idx;
1656         smp_mb();
1657
1658         if (tx_avail(sky2) > MAX_SKB_TX_LE + 4)
1659                 netif_wake_queue(dev);
1660 }
1661
1662 /* Cleanup all untransmitted buffers, assume transmitter not running */
1663 static void sky2_tx_clean(struct net_device *dev)
1664 {
1665         struct sky2_port *sky2 = netdev_priv(dev);
1666
1667         netif_tx_lock_bh(dev);
1668         sky2_tx_complete(sky2, sky2->tx_prod);
1669         netif_tx_unlock_bh(dev);
1670 }
1671
1672 /* Network shutdown */
1673 static int sky2_down(struct net_device *dev)
1674 {
1675         struct sky2_port *sky2 = netdev_priv(dev);
1676         struct sky2_hw *hw = sky2->hw;
1677         unsigned port = sky2->port;
1678         u16 ctrl;
1679         u32 imask;
1680
1681         /* Never really got started! */
1682         if (!sky2->tx_le)
1683                 return 0;
1684
1685         if (netif_msg_ifdown(sky2))
1686                 printk(KERN_INFO PFX "%s: disabling interface\n", dev->name);
1687
1688         /* Stop more packets from being queued */
1689         netif_stop_queue(dev);
1690
1691         /* Disable port IRQ */
1692         imask = sky2_read32(hw, B0_IMSK);
1693         imask &= ~portirq_msk[port];
1694         sky2_write32(hw, B0_IMSK, imask);
1695
1696         synchronize_irq(hw->pdev->irq);
1697
1698         sky2_gmac_reset(hw, port);
1699
1700         /* Stop transmitter */
1701         sky2_write32(hw, Q_ADDR(txqaddr[port], Q_CSR), BMU_STOP);
1702         sky2_read32(hw, Q_ADDR(txqaddr[port], Q_CSR));
1703
1704         sky2_write32(hw, RB_ADDR(txqaddr[port], RB_CTRL),
1705                      RB_RST_SET | RB_DIS_OP_MD);
1706
1707         ctrl = gma_read16(hw, port, GM_GP_CTRL);
1708         ctrl &= ~(GM_GPCR_TX_ENA | GM_GPCR_RX_ENA);
1709         gma_write16(hw, port, GM_GP_CTRL, ctrl);
1710
1711         /* Make sure no packets are pending */
1712         napi_synchronize(&hw->napi);
1713
1714         sky2_write8(hw, SK_REG(port, GPHY_CTRL), GPC_RST_SET);
1715
1716         /* Workaround shared GMAC reset */
1717         if (!(hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev == 0
1718               && port == 0 && hw->dev[1] && netif_running(hw->dev[1])))
1719                 sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_RST_SET);
1720
1721         /* Disable Force Sync bit and Enable Alloc bit */
1722         sky2_write8(hw, SK_REG(port, TXA_CTRL),
1723                     TXA_DIS_FSYNC | TXA_DIS_ALLOC | TXA_STOP_RC);
1724
1725         /* Stop Interval Timer and Limit Counter of Tx Arbiter */
1726         sky2_write32(hw, SK_REG(port, TXA_ITI_INI), 0L);
1727         sky2_write32(hw, SK_REG(port, TXA_LIM_INI), 0L);
1728
1729         /* Reset the PCI FIFO of the async Tx queue */
1730         sky2_write32(hw, Q_ADDR(txqaddr[port], Q_CSR),
1731                      BMU_RST_SET | BMU_FIFO_RST);
1732
1733         /* Reset the Tx prefetch units */
1734         sky2_write32(hw, Y2_QADDR(txqaddr[port], PREF_UNIT_CTRL),
1735                      PREF_UNIT_RST_SET);
1736
1737         sky2_write32(hw, RB_ADDR(txqaddr[port], RB_CTRL), RB_RST_SET);
1738
1739         sky2_rx_stop(sky2);
1740
1741         sky2_write8(hw, SK_REG(port, RX_GMF_CTRL_T), GMF_RST_SET);
1742         sky2_write8(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_RST_SET);
1743
1744         sky2_phy_power(hw, port, 0);
1745
1746         netif_carrier_off(dev);
1747
1748         /* turn off LED's */
1749         sky2_write16(hw, B0_Y2LED, LED_STAT_OFF);
1750
1751         sky2_tx_clean(dev);
1752         sky2_rx_clean(sky2);
1753
1754         pci_free_consistent(hw->pdev, RX_LE_BYTES,
1755                             sky2->rx_le, sky2->rx_le_map);
1756         kfree(sky2->rx_ring);
1757
1758         pci_free_consistent(hw->pdev,
1759                             TX_RING_SIZE * sizeof(struct sky2_tx_le),
1760                             sky2->tx_le, sky2->tx_le_map);
1761         kfree(sky2->tx_ring);
1762
1763         sky2->tx_le = NULL;
1764         sky2->rx_le = NULL;
1765
1766         sky2->rx_ring = NULL;
1767         sky2->tx_ring = NULL;
1768
1769         return 0;
1770 }
1771
1772 static u16 sky2_phy_speed(const struct sky2_hw *hw, u16 aux)
1773 {
1774         if (hw->flags & SKY2_HW_FIBRE_PHY)
1775                 return SPEED_1000;
1776
1777         if (!(hw->flags & SKY2_HW_GIGABIT)) {
1778                 if (aux & PHY_M_PS_SPEED_100)
1779                         return SPEED_100;
1780                 else
1781                         return SPEED_10;
1782         }
1783
1784         switch (aux & PHY_M_PS_SPEED_MSK) {
1785         case PHY_M_PS_SPEED_1000:
1786                 return SPEED_1000;
1787         case PHY_M_PS_SPEED_100:
1788                 return SPEED_100;
1789         default:
1790                 return SPEED_10;
1791         }
1792 }
1793
1794 static void sky2_link_up(struct sky2_port *sky2)
1795 {
1796         struct sky2_hw *hw = sky2->hw;
1797         unsigned port = sky2->port;
1798         u16 reg;
1799         static const char *fc_name[] = {
1800                 [FC_NONE]       = "none",
1801                 [FC_TX]         = "tx",
1802                 [FC_RX]         = "rx",
1803                 [FC_BOTH]       = "both",
1804         };
1805
1806         /* enable Rx/Tx */
1807         reg = gma_read16(hw, port, GM_GP_CTRL);
1808         reg |= GM_GPCR_RX_ENA | GM_GPCR_TX_ENA;
1809         gma_write16(hw, port, GM_GP_CTRL, reg);
1810
1811         gm_phy_write(hw, port, PHY_MARV_INT_MASK, PHY_M_DEF_MSK);
1812
1813         netif_carrier_on(sky2->netdev);
1814
1815         mod_timer(&hw->watchdog_timer, jiffies + 1);
1816
1817         /* Turn on link LED */
1818         sky2_write8(hw, SK_REG(port, LNK_LED_REG),
1819                     LINKLED_ON | LINKLED_BLINK_OFF | LINKLED_LINKSYNC_OFF);
1820
1821         if (netif_msg_link(sky2))
1822                 printk(KERN_INFO PFX
1823                        "%s: Link is up at %d Mbps, %s duplex, flow control %s\n",
1824                        sky2->netdev->name, sky2->speed,
1825                        sky2->duplex == DUPLEX_FULL ? "full" : "half",
1826                        fc_name[sky2->flow_status]);
1827 }
1828
1829 static void sky2_link_down(struct sky2_port *sky2)
1830 {
1831         struct sky2_hw *hw = sky2->hw;
1832         unsigned port = sky2->port;
1833         u16 reg;
1834
1835         gm_phy_write(hw, port, PHY_MARV_INT_MASK, 0);
1836
1837         reg = gma_read16(hw, port, GM_GP_CTRL);
1838         reg &= ~(GM_GPCR_RX_ENA | GM_GPCR_TX_ENA);
1839         gma_write16(hw, port, GM_GP_CTRL, reg);
1840
1841         netif_carrier_off(sky2->netdev);
1842
1843         /* Turn on link LED */
1844         sky2_write8(hw, SK_REG(port, LNK_LED_REG), LINKLED_OFF);
1845
1846         if (netif_msg_link(sky2))
1847                 printk(KERN_INFO PFX "%s: Link is down.\n", sky2->netdev->name);
1848
1849         sky2_phy_init(hw, port);
1850 }
1851
1852 static enum flow_control sky2_flow(int rx, int tx)
1853 {
1854         if (rx)
1855                 return tx ? FC_BOTH : FC_RX;
1856         else
1857                 return tx ? FC_TX : FC_NONE;
1858 }
1859
1860 static int sky2_autoneg_done(struct sky2_port *sky2, u16 aux)
1861 {
1862         struct sky2_hw *hw = sky2->hw;
1863         unsigned port = sky2->port;
1864         u16 advert, lpa;
1865
1866         advert = gm_phy_read(hw, port, PHY_MARV_AUNE_ADV);
1867         lpa = gm_phy_read(hw, port, PHY_MARV_AUNE_LP);
1868         if (lpa & PHY_M_AN_RF) {
1869                 printk(KERN_ERR PFX "%s: remote fault", sky2->netdev->name);
1870                 return -1;
1871         }
1872
1873         if (!(aux & PHY_M_PS_SPDUP_RES)) {
1874                 printk(KERN_ERR PFX "%s: speed/duplex mismatch",
1875                        sky2->netdev->name);
1876                 return -1;
1877         }
1878
1879         sky2->speed = sky2_phy_speed(hw, aux);
1880         sky2->duplex = (aux & PHY_M_PS_FULL_DUP) ? DUPLEX_FULL : DUPLEX_HALF;
1881
1882         /* Since the pause result bits seem to in different positions on
1883          * different chips. look at registers.
1884          */
1885         if (hw->flags & SKY2_HW_FIBRE_PHY) {
1886                 /* Shift for bits in fiber PHY */
1887                 advert &= ~(ADVERTISE_PAUSE_CAP|ADVERTISE_PAUSE_ASYM);
1888                 lpa &= ~(LPA_PAUSE_CAP|LPA_PAUSE_ASYM);
1889
1890                 if (advert & ADVERTISE_1000XPAUSE)
1891                         advert |= ADVERTISE_PAUSE_CAP;
1892                 if (advert & ADVERTISE_1000XPSE_ASYM)
1893                         advert |= ADVERTISE_PAUSE_ASYM;
1894                 if (lpa & LPA_1000XPAUSE)
1895                         lpa |= LPA_PAUSE_CAP;
1896                 if (lpa & LPA_1000XPAUSE_ASYM)
1897                         lpa |= LPA_PAUSE_ASYM;
1898         }
1899
1900         sky2->flow_status = FC_NONE;
1901         if (advert & ADVERTISE_PAUSE_CAP) {
1902                 if (lpa & LPA_PAUSE_CAP)
1903                         sky2->flow_status = FC_BOTH;
1904                 else if (advert & ADVERTISE_PAUSE_ASYM)
1905                         sky2->flow_status = FC_RX;
1906         } else if (advert & ADVERTISE_PAUSE_ASYM) {
1907                 if ((lpa & LPA_PAUSE_CAP) && (lpa & LPA_PAUSE_ASYM))
1908                         sky2->flow_status = FC_TX;
1909         }
1910
1911         if (sky2->duplex == DUPLEX_HALF && sky2->speed < SPEED_1000
1912             && !(hw->chip_id == CHIP_ID_YUKON_EC_U || hw->chip_id == CHIP_ID_YUKON_EX))
1913                 sky2->flow_status = FC_NONE;
1914
1915         if (sky2->flow_status & FC_TX)
1916                 sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_PAUSE_ON);
1917         else
1918                 sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_PAUSE_OFF);
1919
1920         return 0;
1921 }
1922
1923 /* Interrupt from PHY */
1924 static void sky2_phy_intr(struct sky2_hw *hw, unsigned port)
1925 {
1926         struct net_device *dev = hw->dev[port];
1927         struct sky2_port *sky2 = netdev_priv(dev);
1928         u16 istatus, phystat;
1929
1930         if (!netif_running(dev))
1931                 return;
1932
1933         spin_lock(&sky2->phy_lock);
1934         istatus = gm_phy_read(hw, port, PHY_MARV_INT_STAT);
1935         phystat = gm_phy_read(hw, port, PHY_MARV_PHY_STAT);
1936
1937         if (netif_msg_intr(sky2))
1938                 printk(KERN_INFO PFX "%s: phy interrupt status 0x%x 0x%x\n",
1939                        sky2->netdev->name, istatus, phystat);
1940
1941         if (sky2->autoneg == AUTONEG_ENABLE && (istatus & PHY_M_IS_AN_COMPL)) {
1942                 if (sky2_autoneg_done(sky2, phystat) == 0)
1943                         sky2_link_up(sky2);
1944                 goto out;
1945         }
1946
1947         if (istatus & PHY_M_IS_LSP_CHANGE)
1948                 sky2->speed = sky2_phy_speed(hw, phystat);
1949
1950         if (istatus & PHY_M_IS_DUP_CHANGE)
1951                 sky2->duplex =
1952                     (phystat & PHY_M_PS_FULL_DUP) ? DUPLEX_FULL : DUPLEX_HALF;
1953
1954         if (istatus & PHY_M_IS_LST_CHANGE) {
1955                 if (phystat & PHY_M_PS_LINK_UP)
1956                         sky2_link_up(sky2);
1957                 else
1958                         sky2_link_down(sky2);
1959         }
1960 out:
1961         spin_unlock(&sky2->phy_lock);
1962 }
1963
1964 /* Transmit timeout is only called if we are running, carrier is up
1965  * and tx queue is full (stopped).
1966  */
1967 static void sky2_tx_timeout(struct net_device *dev)
1968 {
1969         struct sky2_port *sky2 = netdev_priv(dev);
1970         struct sky2_hw *hw = sky2->hw;
1971
1972         if (netif_msg_timer(sky2))
1973                 printk(KERN_ERR PFX "%s: tx timeout\n", dev->name);
1974
1975         printk(KERN_DEBUG PFX "%s: transmit ring %u .. %u report=%u done=%u\n",
1976                dev->name, sky2->tx_cons, sky2->tx_prod,
1977                sky2_read16(hw, sky2->port == 0 ? STAT_TXA1_RIDX : STAT_TXA2_RIDX),
1978                sky2_read16(hw, Q_ADDR(txqaddr[sky2->port], Q_DONE)));
1979
1980         /* can't restart safely under softirq */
1981         schedule_work(&hw->restart_work);
1982 }
1983
1984 static int sky2_change_mtu(struct net_device *dev, int new_mtu)
1985 {
1986         struct sky2_port *sky2 = netdev_priv(dev);
1987         struct sky2_hw *hw = sky2->hw;
1988         unsigned port = sky2->port;
1989         int err;
1990         u16 ctl, mode;
1991         u32 imask;
1992
1993         if (new_mtu < ETH_ZLEN || new_mtu > ETH_JUMBO_MTU)
1994                 return -EINVAL;
1995
1996         if (new_mtu > ETH_DATA_LEN &&
1997             (hw->chip_id == CHIP_ID_YUKON_FE ||
1998              hw->chip_id == CHIP_ID_YUKON_FE_P))
1999                 return -EINVAL;
2000
2001         if (!netif_running(dev)) {
2002                 dev->mtu = new_mtu;
2003                 return 0;
2004         }
2005
2006         imask = sky2_read32(hw, B0_IMSK);
2007         sky2_write32(hw, B0_IMSK, 0);
2008
2009         dev->trans_start = jiffies;     /* prevent tx timeout */
2010         netif_stop_queue(dev);
2011         napi_disable(&hw->napi);
2012
2013         synchronize_irq(hw->pdev->irq);
2014
2015         if (sky2_read8(hw, B2_E_0) == 0)
2016                 sky2_set_tx_stfwd(hw, port);
2017
2018         ctl = gma_read16(hw, port, GM_GP_CTRL);
2019         gma_write16(hw, port, GM_GP_CTRL, ctl & ~GM_GPCR_RX_ENA);
2020         sky2_rx_stop(sky2);
2021         sky2_rx_clean(sky2);
2022
2023         dev->mtu = new_mtu;
2024
2025         mode = DATA_BLIND_VAL(DATA_BLIND_DEF) |
2026                 GM_SMOD_VLAN_ENA | IPG_DATA_VAL(IPG_DATA_DEF);
2027
2028         if (dev->mtu > ETH_DATA_LEN)
2029                 mode |= GM_SMOD_JUMBO_ENA;
2030
2031         gma_write16(hw, port, GM_SERIAL_MODE, mode);
2032
2033         sky2_write8(hw, RB_ADDR(rxqaddr[port], RB_CTRL), RB_ENA_OP_MD);
2034
2035         err = sky2_rx_start(sky2);
2036         sky2_write32(hw, B0_IMSK, imask);
2037
2038         napi_enable(&hw->napi);
2039
2040         if (err)
2041                 dev_close(dev);
2042         else {
2043                 gma_write16(hw, port, GM_GP_CTRL, ctl);
2044
2045                 netif_wake_queue(dev);
2046         }
2047
2048         return err;
2049 }
2050
2051 /* For small just reuse existing skb for next receive */
2052 static struct sk_buff *receive_copy(struct sky2_port *sky2,
2053                                     const struct rx_ring_info *re,
2054                                     unsigned length)
2055 {
2056         struct sk_buff *skb;
2057
2058         skb = netdev_alloc_skb(sky2->netdev, length + 2);
2059         if (likely(skb)) {
2060                 skb_reserve(skb, 2);
2061                 pci_dma_sync_single_for_cpu(sky2->hw->pdev, re->data_addr,
2062                                             length, PCI_DMA_FROMDEVICE);
2063                 skb_copy_from_linear_data(re->skb, skb->data, length);
2064                 skb->ip_summed = re->skb->ip_summed;
2065                 skb->csum = re->skb->csum;
2066                 pci_dma_sync_single_for_device(sky2->hw->pdev, re->data_addr,
2067                                                length, PCI_DMA_FROMDEVICE);
2068                 re->skb->ip_summed = CHECKSUM_NONE;
2069                 skb_put(skb, length);
2070         }
2071         return skb;
2072 }
2073
2074 /* Adjust length of skb with fragments to match received data */
2075 static void skb_put_frags(struct sk_buff *skb, unsigned int hdr_space,
2076                           unsigned int length)
2077 {
2078         int i, num_frags;
2079         unsigned int size;
2080
2081         /* put header into skb */
2082         size = min(length, hdr_space);
2083         skb->tail += size;
2084         skb->len += size;
2085         length -= size;
2086
2087         num_frags = skb_shinfo(skb)->nr_frags;
2088         for (i = 0; i < num_frags; i++) {
2089                 skb_frag_t *frag = &skb_shinfo(skb)->frags[i];
2090
2091                 if (length == 0) {
2092                         /* don't need this page */
2093                         __free_page(frag->page);
2094                         --skb_shinfo(skb)->nr_frags;
2095                 } else {
2096                         size = min(length, (unsigned) PAGE_SIZE);
2097
2098                         frag->size = size;
2099                         skb->data_len += size;
2100                         skb->truesize += size;
2101                         skb->len += size;
2102                         length -= size;
2103                 }
2104         }
2105 }
2106
2107 /* Normal packet - take skb from ring element and put in a new one  */
2108 static struct sk_buff *receive_new(struct sky2_port *sky2,
2109                                    struct rx_ring_info *re,
2110                                    unsigned int length)
2111 {
2112         struct sk_buff *skb, *nskb;
2113         unsigned hdr_space = sky2->rx_data_size;
2114
2115         /* Don't be tricky about reusing pages (yet) */
2116         nskb = sky2_rx_alloc(sky2);
2117         if (unlikely(!nskb))
2118                 return NULL;
2119
2120         skb = re->skb;
2121         sky2_rx_unmap_skb(sky2->hw->pdev, re);
2122
2123         prefetch(skb->data);
2124         re->skb = nskb;
2125         sky2_rx_map_skb(sky2->hw->pdev, re, hdr_space);
2126
2127         if (skb_shinfo(skb)->nr_frags)
2128                 skb_put_frags(skb, hdr_space, length);
2129         else
2130                 skb_put(skb, length);
2131         return skb;
2132 }
2133
2134 /*
2135  * Receive one packet.
2136  * For larger packets, get new buffer.
2137  */
2138 static struct sk_buff *sky2_receive(struct net_device *dev,
2139                                     u16 length, u32 status)
2140 {
2141         struct sky2_port *sky2 = netdev_priv(dev);
2142         struct rx_ring_info *re = sky2->rx_ring + sky2->rx_next;
2143         struct sk_buff *skb = NULL;
2144         u16 count = (status & GMR_FS_LEN) >> 16;
2145
2146 #ifdef SKY2_VLAN_TAG_USED
2147         /* Account for vlan tag */
2148         if (sky2->vlgrp && (status & GMR_FS_VLAN))
2149                 count -= VLAN_HLEN;
2150 #endif
2151
2152         if (unlikely(netif_msg_rx_status(sky2)))
2153                 printk(KERN_DEBUG PFX "%s: rx slot %u status 0x%x len %d\n",
2154                        dev->name, sky2->rx_next, status, length);
2155
2156         sky2->rx_next = (sky2->rx_next + 1) % sky2->rx_pending;
2157         prefetch(sky2->rx_ring + sky2->rx_next);
2158
2159         /* This chip has hardware problems that generates bogus status.
2160          * So do only marginal checking and expect higher level protocols
2161          * to handle crap frames.
2162          */
2163         if (sky2->hw->chip_id == CHIP_ID_YUKON_FE_P &&
2164             sky2->hw->chip_rev == CHIP_REV_YU_FE2_A0 &&
2165             length != count)
2166                 goto okay;
2167
2168         if (status & GMR_FS_ANY_ERR)
2169                 goto error;
2170
2171         if (!(status & GMR_FS_RX_OK))
2172                 goto resubmit;
2173
2174         /* if length reported by DMA does not match PHY, packet was truncated */
2175         if (length != count)
2176                 goto len_error;
2177
2178 okay:
2179         if (length < copybreak)
2180                 skb = receive_copy(sky2, re, length);
2181         else
2182                 skb = receive_new(sky2, re, length);
2183 resubmit:
2184         sky2_rx_submit(sky2, re);
2185
2186         return skb;
2187
2188 len_error:
2189         /* Truncation of overlength packets
2190            causes PHY length to not match MAC length */
2191         ++dev->stats.rx_length_errors;
2192         if (netif_msg_rx_err(sky2) && net_ratelimit())
2193                 pr_info(PFX "%s: rx length error: status %#x length %d\n",
2194                         dev->name, status, length);
2195         goto resubmit;
2196
2197 error:
2198         ++dev->stats.rx_errors;
2199         if (status & GMR_FS_RX_FF_OV) {
2200                 dev->stats.rx_over_errors++;
2201                 goto resubmit;
2202         }
2203
2204         if (netif_msg_rx_err(sky2) && net_ratelimit())
2205                 printk(KERN_INFO PFX "%s: rx error, status 0x%x length %d\n",
2206                        dev->name, status, length);
2207
2208         if (status & (GMR_FS_LONG_ERR | GMR_FS_UN_SIZE))
2209                 dev->stats.rx_length_errors++;
2210         if (status & GMR_FS_FRAGMENT)
2211                 dev->stats.rx_frame_errors++;
2212         if (status & GMR_FS_CRC_ERR)
2213                 dev->stats.rx_crc_errors++;
2214
2215         goto resubmit;
2216 }
2217
2218 /* Transmit complete */
2219 static inline void sky2_tx_done(struct net_device *dev, u16 last)
2220 {
2221         struct sky2_port *sky2 = netdev_priv(dev);
2222
2223         if (netif_running(dev)) {
2224                 netif_tx_lock(dev);
2225                 sky2_tx_complete(sky2, last);
2226                 netif_tx_unlock(dev);
2227         }
2228 }
2229
2230 /* Process status response ring */
2231 static int sky2_status_intr(struct sky2_hw *hw, int to_do, u16 idx)
2232 {
2233         int work_done = 0;
2234         unsigned rx[2] = { 0, 0 };
2235
2236         rmb();
2237         do {
2238                 struct sky2_port *sky2;
2239                 struct sky2_status_le *le  = hw->st_le + hw->st_idx;
2240                 unsigned port;
2241                 struct net_device *dev;
2242                 struct sk_buff *skb;
2243                 u32 status;
2244                 u16 length;
2245                 u8 opcode = le->opcode;
2246
2247                 if (!(opcode & HW_OWNER))
2248                         break;
2249
2250                 hw->st_idx = RING_NEXT(hw->st_idx, STATUS_RING_SIZE);
2251
2252                 port = le->css & CSS_LINK_BIT;
2253                 dev = hw->dev[port];
2254                 sky2 = netdev_priv(dev);
2255                 length = le16_to_cpu(le->length);
2256                 status = le32_to_cpu(le->status);
2257
2258                 le->opcode = 0;
2259                 switch (opcode & ~HW_OWNER) {
2260                 case OP_RXSTAT:
2261                         ++rx[port];
2262                         skb = sky2_receive(dev, length, status);
2263                         if (unlikely(!skb)) {
2264                                 dev->stats.rx_dropped++;
2265                                 break;
2266                         }
2267
2268                         /* This chip reports checksum status differently */
2269                         if (hw->flags & SKY2_HW_NEW_LE) {
2270                                 if (sky2->rx_csum &&
2271                                     (le->css & (CSS_ISIPV4 | CSS_ISIPV6)) &&
2272                                     (le->css & CSS_TCPUDPCSOK))
2273                                         skb->ip_summed = CHECKSUM_UNNECESSARY;
2274                                 else
2275                                         skb->ip_summed = CHECKSUM_NONE;
2276                         }
2277
2278                         skb->protocol = eth_type_trans(skb, dev);
2279                         dev->stats.rx_packets++;
2280                         dev->stats.rx_bytes += skb->len;
2281                         dev->last_rx = jiffies;
2282
2283 #ifdef SKY2_VLAN_TAG_USED
2284                         if (sky2->vlgrp && (status & GMR_FS_VLAN)) {
2285                                 vlan_hwaccel_receive_skb(skb,
2286                                                          sky2->vlgrp,
2287                                                          be16_to_cpu(sky2->rx_tag));
2288                         } else
2289 #endif
2290                                 netif_receive_skb(skb);
2291
2292                         /* Stop after net poll weight */
2293                         if (++work_done >= to_do)
2294                                 goto exit_loop;
2295                         break;
2296
2297 #ifdef SKY2_VLAN_TAG_USED
2298                 case OP_RXVLAN:
2299                         sky2->rx_tag = length;
2300                         break;
2301
2302                 case OP_RXCHKSVLAN:
2303                         sky2->rx_tag = length;
2304                         /* fall through */
2305 #endif
2306                 case OP_RXCHKS:
2307                         if (!sky2->rx_csum)
2308                                 break;
2309
2310                         /* If this happens then driver assuming wrong format */
2311                         if (unlikely(hw->flags & SKY2_HW_NEW_LE)) {
2312                                 if (net_ratelimit())
2313                                         printk(KERN_NOTICE "%s: unexpected"
2314                                                " checksum status\n",
2315                                                dev->name);
2316                                 break;
2317                         }
2318
2319                         /* Both checksum counters are programmed to start at
2320                          * the same offset, so unless there is a problem they
2321                          * should match. This failure is an early indication that
2322                          * hardware receive checksumming won't work.
2323                          */
2324                         if (likely(status >> 16 == (status & 0xffff))) {
2325                                 skb = sky2->rx_ring[sky2->rx_next].skb;
2326                                 skb->ip_summed = CHECKSUM_COMPLETE;
2327                                 skb->csum = status & 0xffff;
2328                         } else {
2329                                 printk(KERN_NOTICE PFX "%s: hardware receive "
2330                                        "checksum problem (status = %#x)\n",
2331                                        dev->name, status);
2332                                 sky2->rx_csum = 0;
2333                                 sky2_write32(sky2->hw,
2334                                              Q_ADDR(rxqaddr[port], Q_CSR),
2335                                              BMU_DIS_RX_CHKSUM);
2336                         }
2337                         break;
2338
2339                 case OP_TXINDEXLE:
2340                         /* TX index reports status for both ports */
2341                         BUILD_BUG_ON(TX_RING_SIZE > 0x1000);
2342                         sky2_tx_done(hw->dev[0], status & 0xfff);
2343                         if (hw->dev[1])
2344                                 sky2_tx_done(hw->dev[1],
2345                                      ((status >> 24) & 0xff)
2346                                              | (u16)(length & 0xf) << 8);
2347                         break;
2348
2349                 default:
2350                         if (net_ratelimit())
2351                                 printk(KERN_WARNING PFX
2352                                        "unknown status opcode 0x%x\n", opcode);
2353                 }
2354         } while (hw->st_idx != idx);
2355
2356         /* Fully processed status ring so clear irq */
2357         sky2_write32(hw, STAT_CTRL, SC_STAT_CLR_IRQ);
2358
2359 exit_loop:
2360         if (rx[0])
2361                 sky2_rx_update(netdev_priv(hw->dev[0]), Q_R1);
2362
2363         if (rx[1])
2364                 sky2_rx_update(netdev_priv(hw->dev[1]), Q_R2);
2365
2366         return work_done;
2367 }
2368
2369 static void sky2_hw_error(struct sky2_hw *hw, unsigned port, u32 status)
2370 {
2371         struct net_device *dev = hw->dev[port];
2372
2373         if (net_ratelimit())
2374                 printk(KERN_INFO PFX "%s: hw error interrupt status 0x%x\n",
2375                        dev->name, status);
2376
2377         if (status & Y2_IS_PAR_RD1) {
2378                 if (net_ratelimit())
2379                         printk(KERN_ERR PFX "%s: ram data read parity error\n",
2380                                dev->name);
2381                 /* Clear IRQ */
2382                 sky2_write16(hw, RAM_BUFFER(port, B3_RI_CTRL), RI_CLR_RD_PERR);
2383         }
2384
2385         if (status & Y2_IS_PAR_WR1) {
2386                 if (net_ratelimit())
2387                         printk(KERN_ERR PFX "%s: ram data write parity error\n",
2388                                dev->name);
2389
2390                 sky2_write16(hw, RAM_BUFFER(port, B3_RI_CTRL), RI_CLR_WR_PERR);
2391         }
2392
2393         if (status & Y2_IS_PAR_MAC1) {
2394                 if (net_ratelimit())
2395                         printk(KERN_ERR PFX "%s: MAC parity error\n", dev->name);
2396                 sky2_write8(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_CLI_TX_PE);
2397         }
2398
2399         if (status & Y2_IS_PAR_RX1) {
2400                 if (net_ratelimit())
2401                         printk(KERN_ERR PFX "%s: RX parity error\n", dev->name);
2402                 sky2_write32(hw, Q_ADDR(rxqaddr[port], Q_CSR), BMU_CLR_IRQ_PAR);
2403         }
2404
2405         if (status & Y2_IS_TCP_TXA1) {
2406                 if (net_ratelimit())
2407                         printk(KERN_ERR PFX "%s: TCP segmentation error\n",
2408                                dev->name);
2409                 sky2_write32(hw, Q_ADDR(txqaddr[port], Q_CSR), BMU_CLR_IRQ_TCP);
2410         }
2411 }
2412
2413 static void sky2_hw_intr(struct sky2_hw *hw)
2414 {
2415         struct pci_dev *pdev = hw->pdev;
2416         u32 status = sky2_read32(hw, B0_HWE_ISRC);
2417         u32 hwmsk = sky2_read32(hw, B0_HWE_IMSK);
2418
2419         status &= hwmsk;
2420
2421         if (status & Y2_IS_TIST_OV)
2422                 sky2_write8(hw, GMAC_TI_ST_CTRL, GMT_ST_CLR_IRQ);
2423
2424         if (status & (Y2_IS_MST_ERR | Y2_IS_IRQ_STAT)) {
2425                 u16 pci_err;
2426
2427                 pci_read_config_word(pdev, PCI_STATUS, &pci_err);
2428                 if (net_ratelimit())
2429                         dev_err(&pdev->dev, "PCI hardware error (0x%x)\n",
2430                                 pci_err);
2431
2432                 pci_write_config_word(pdev, PCI_STATUS,
2433                                       pci_err | PCI_STATUS_ERROR_BITS);
2434         }
2435
2436         if (status & Y2_IS_PCI_EXP) {
2437                 /* PCI-Express uncorrectable Error occurred */
2438                 int pos = pci_find_aer_capability(hw->pdev);
2439                 u32 err;
2440
2441                 pci_read_config_dword(pdev, pos + PCI_ERR_UNCOR_STATUS, &err);
2442                 if (net_ratelimit())
2443                         dev_err(&pdev->dev, "PCI Express error (0x%x)\n", err);
2444                 pci_cleanup_aer_uncorrect_error_status(pdev);
2445         }
2446
2447         if (status & Y2_HWE_L1_MASK)
2448                 sky2_hw_error(hw, 0, status);
2449         status >>= 8;
2450         if (status & Y2_HWE_L1_MASK)
2451                 sky2_hw_error(hw, 1, status);
2452 }
2453
2454 static void sky2_mac_intr(struct sky2_hw *hw, unsigned port)
2455 {
2456         struct net_device *dev = hw->dev[port];
2457         struct sky2_port *sky2 = netdev_priv(dev);
2458         u8 status = sky2_read8(hw, SK_REG(port, GMAC_IRQ_SRC));
2459
2460         if (netif_msg_intr(sky2))
2461                 printk(KERN_INFO PFX "%s: mac interrupt status 0x%x\n",
2462                        dev->name, status);
2463
2464         if (status & GM_IS_RX_CO_OV)
2465                 gma_read16(hw, port, GM_RX_IRQ_SRC);
2466
2467         if (status & GM_IS_TX_CO_OV)
2468                 gma_read16(hw, port, GM_TX_IRQ_SRC);
2469
2470         if (status & GM_IS_RX_FF_OR) {
2471                 ++dev->stats.rx_fifo_errors;
2472                 sky2_write8(hw, SK_REG(port, RX_GMF_CTRL_T), GMF_CLI_RX_FO);
2473         }
2474
2475         if (status & GM_IS_TX_FF_UR) {
2476                 ++dev->stats.tx_fifo_errors;
2477                 sky2_write8(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_CLI_TX_FU);
2478         }
2479 }
2480
2481 /* This should never happen it is a bug. */
2482 static void sky2_le_error(struct sky2_hw *hw, unsigned port,
2483                           u16 q, unsigned ring_size)
2484 {
2485         struct net_device *dev = hw->dev[port];
2486         struct sky2_port *sky2 = netdev_priv(dev);
2487         unsigned idx;
2488         const u64 *le = (q == Q_R1 || q == Q_R2)
2489                 ? (u64 *) sky2->rx_le : (u64 *) sky2->tx_le;
2490
2491         idx = sky2_read16(hw, Y2_QADDR(q, PREF_UNIT_GET_IDX));
2492         printk(KERN_ERR PFX "%s: descriptor error q=%#x get=%u [%llx] put=%u\n",
2493                dev->name, (unsigned) q, idx, (unsigned long long) le[idx],
2494                (unsigned) sky2_read16(hw, Y2_QADDR(q, PREF_UNIT_PUT_IDX)));
2495
2496         sky2_write32(hw, Q_ADDR(q, Q_CSR), BMU_CLR_IRQ_CHK);
2497 }
2498
2499 static int sky2_rx_hung(struct net_device *dev)
2500 {
2501         struct sky2_port *sky2 = netdev_priv(dev);
2502         struct sky2_hw *hw = sky2->hw;
2503         unsigned port = sky2->port;
2504         unsigned rxq = rxqaddr[port];
2505         u32 mac_rp = sky2_read32(hw, SK_REG(port, RX_GMF_RP));
2506         u8 mac_lev = sky2_read8(hw, SK_REG(port, RX_GMF_RLEV));
2507         u8 fifo_rp = sky2_read8(hw, Q_ADDR(rxq, Q_RP));
2508         u8 fifo_lev = sky2_read8(hw, Q_ADDR(rxq, Q_RL));
2509
2510         /* If idle and MAC or PCI is stuck */
2511         if (sky2->check.last == dev->last_rx &&
2512             ((mac_rp == sky2->check.mac_rp &&
2513               mac_lev != 0 && mac_lev >= sky2->check.mac_lev) ||
2514              /* Check if the PCI RX hang */
2515              (fifo_rp == sky2->check.fifo_rp &&
2516               fifo_lev != 0 && fifo_lev >= sky2->check.fifo_lev))) {
2517                 printk(KERN_DEBUG PFX "%s: hung mac %d:%d fifo %d (%d:%d)\n",
2518                        dev->name, mac_lev, mac_rp, fifo_lev, fifo_rp,
2519                        sky2_read8(hw, Q_ADDR(rxq, Q_WP)));
2520                 return 1;
2521         } else {
2522                 sky2->check.last = dev->last_rx;
2523                 sky2->check.mac_rp = mac_rp;
2524                 sky2->check.mac_lev = mac_lev;
2525                 sky2->check.fifo_rp = fifo_rp;
2526                 sky2->check.fifo_lev = fifo_lev;
2527                 return 0;
2528         }
2529 }
2530
2531 static void sky2_watchdog(unsigned long arg)
2532 {
2533         struct sky2_hw *hw = (struct sky2_hw *) arg;
2534
2535         /* Check for lost IRQ once a second */
2536         if (sky2_read32(hw, B0_ISRC)) {
2537                 napi_schedule(&hw->napi);
2538         } else {
2539                 int i, active = 0;
2540
2541                 for (i = 0; i < hw->ports; i++) {
2542                         struct net_device *dev = hw->dev[i];
2543                         if (!netif_running(dev))
2544                                 continue;
2545                         ++active;
2546
2547                         /* For chips with Rx FIFO, check if stuck */
2548                         if ((hw->flags & SKY2_HW_FIFO_HANG_CHECK) &&
2549                              sky2_rx_hung(dev)) {
2550                                 pr_info(PFX "%s: receiver hang detected\n",
2551                                         dev->name);
2552                                 schedule_work(&hw->restart_work);
2553                                 return;
2554                         }
2555                 }
2556
2557                 if (active == 0)
2558                         return;
2559         }
2560
2561         mod_timer(&hw->watchdog_timer, round_jiffies(jiffies + HZ));
2562 }
2563
2564 /* Hardware/software error handling */
2565 static void sky2_err_intr(struct sky2_hw *hw, u32 status)
2566 {
2567         if (net_ratelimit())
2568                 dev_warn(&hw->pdev->dev, "error interrupt status=%#x\n", status);
2569
2570         if (status & Y2_IS_HW_ERR)
2571                 sky2_hw_intr(hw);
2572
2573         if (status & Y2_IS_IRQ_MAC1)
2574                 sky2_mac_intr(hw, 0);
2575
2576         if (status & Y2_IS_IRQ_MAC2)
2577                 sky2_mac_intr(hw, 1);
2578
2579         if (status & Y2_IS_CHK_RX1)
2580                 sky2_le_error(hw, 0, Q_R1, RX_LE_SIZE);
2581
2582         if (status & Y2_IS_CHK_RX2)
2583                 sky2_le_error(hw, 1, Q_R2, RX_LE_SIZE);
2584
2585         if (status & Y2_IS_CHK_TXA1)
2586                 sky2_le_error(hw, 0, Q_XA1, TX_RING_SIZE);
2587
2588         if (status & Y2_IS_CHK_TXA2)
2589                 sky2_le_error(hw, 1, Q_XA2, TX_RING_SIZE);
2590 }
2591
2592 static int sky2_poll(struct napi_struct *napi, int work_limit)
2593 {
2594         struct sky2_hw *hw = container_of(napi, struct sky2_hw, napi);
2595         u32 status = sky2_read32(hw, B0_Y2_SP_EISR);
2596         int work_done = 0;
2597         u16 idx;
2598
2599         if (unlikely(status & Y2_IS_ERROR))
2600                 sky2_err_intr(hw, status);
2601
2602         if (status & Y2_IS_IRQ_PHY1)
2603                 sky2_phy_intr(hw, 0);
2604
2605         if (status & Y2_IS_IRQ_PHY2)
2606                 sky2_phy_intr(hw, 1);
2607
2608         while ((idx = sky2_read16(hw, STAT_PUT_IDX)) != hw->st_idx) {
2609                 work_done += sky2_status_intr(hw, work_limit - work_done, idx);
2610
2611                 if (work_done >= work_limit)
2612                         goto done;
2613         }
2614
2615         /* Bug/Errata workaround?
2616          * Need to kick the TX irq moderation timer.
2617          */
2618         if (sky2_read8(hw, STAT_TX_TIMER_CTRL) == TIM_START) {
2619                 sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_STOP);
2620                 sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_START);
2621         }
2622         napi_complete(napi);
2623         sky2_read32(hw, B0_Y2_SP_LISR);
2624 done:
2625
2626         return work_done;
2627 }
2628
2629 static irqreturn_t sky2_intr(int irq, void *dev_id)
2630 {
2631         struct sky2_hw *hw = dev_id;
2632         u32 status;
2633
2634         /* Reading this mask interrupts as side effect */
2635         status = sky2_read32(hw, B0_Y2_SP_ISRC2);
2636         if (status == 0 || status == ~0)
2637                 return IRQ_NONE;
2638
2639         prefetch(&hw->st_le[hw->st_idx]);
2640
2641         napi_schedule(&hw->napi);
2642
2643         return IRQ_HANDLED;
2644 }
2645
2646 #ifdef CONFIG_NET_POLL_CONTROLLER
2647 static void sky2_netpoll(struct net_device *dev)
2648 {
2649         struct sky2_port *sky2 = netdev_priv(dev);
2650
2651         napi_schedule(&sky2->hw->napi);
2652 }
2653 #endif
2654
2655 /* Chip internal frequency for clock calculations */
2656 static u32 sky2_mhz(const struct sky2_hw *hw)
2657 {
2658         switch (hw->chip_id) {
2659         case CHIP_ID_YUKON_EC:
2660         case CHIP_ID_YUKON_EC_U:
2661         case CHIP_ID_YUKON_EX:
2662                 return 125;
2663
2664         case CHIP_ID_YUKON_FE:
2665                 return 100;
2666
2667         case CHIP_ID_YUKON_FE_P:
2668                 return 50;
2669
2670         case CHIP_ID_YUKON_XL:
2671                 return 156;
2672
2673         default:
2674                 BUG();
2675         }
2676 }
2677
2678 static inline u32 sky2_us2clk(const struct sky2_hw *hw, u32 us)
2679 {
2680         return sky2_mhz(hw) * us;
2681 }
2682
2683 static inline u32 sky2_clk2us(const struct sky2_hw *hw, u32 clk)
2684 {
2685         return clk / sky2_mhz(hw);
2686 }
2687
2688
2689 static int __devinit sky2_init(struct sky2_hw *hw)
2690 {
2691         int rc;
2692         u8 t8;
2693
2694         /* Enable all clocks and check for bad PCI access */
2695         rc = pci_write_config_dword(hw->pdev, PCI_DEV_REG3, 0);
2696         if (rc)
2697                 return rc;
2698
2699         sky2_write8(hw, B0_CTST, CS_RST_CLR);
2700
2701         hw->chip_id = sky2_read8(hw, B2_CHIP_ID);
2702         hw->chip_rev = (sky2_read8(hw, B2_MAC_CFG) & CFG_CHIP_R_MSK) >> 4;
2703
2704         switch(hw->chip_id) {
2705         case CHIP_ID_YUKON_XL:
2706                 hw->flags = SKY2_HW_GIGABIT
2707                         | SKY2_HW_NEWER_PHY;
2708                 if (hw->chip_rev < 3)
2709                         hw->flags |= SKY2_HW_FIFO_HANG_CHECK;
2710
2711                 break;
2712
2713         case CHIP_ID_YUKON_EC_U:
2714                 hw->flags = SKY2_HW_GIGABIT
2715                         | SKY2_HW_NEWER_PHY
2716                         | SKY2_HW_ADV_POWER_CTL;
2717                 break;
2718
2719         case CHIP_ID_YUKON_EX:
2720                 hw->flags = SKY2_HW_GIGABIT
2721                         | SKY2_HW_NEWER_PHY
2722                         | SKY2_HW_NEW_LE
2723                         | SKY2_HW_ADV_POWER_CTL;
2724
2725                 /* New transmit checksum */
2726                 if (hw->chip_rev != CHIP_REV_YU_EX_B0)
2727                         hw->flags |= SKY2_HW_AUTO_TX_SUM;
2728                 break;
2729
2730         case CHIP_ID_YUKON_EC:
2731                 /* This rev is really old, and requires untested workarounds */
2732                 if (hw->chip_rev == CHIP_REV_YU_EC_A1) {
2733                         dev_err(&hw->pdev->dev, "unsupported revision Yukon-EC rev A1\n");
2734                         return -EOPNOTSUPP;
2735                 }
2736                 hw->flags = SKY2_HW_GIGABIT | SKY2_HW_FIFO_HANG_CHECK;
2737                 break;
2738
2739         case CHIP_ID_YUKON_FE:
2740                 break;
2741
2742         case CHIP_ID_YUKON_FE_P:
2743                 hw->flags = SKY2_HW_NEWER_PHY
2744                         | SKY2_HW_NEW_LE
2745                         | SKY2_HW_AUTO_TX_SUM
2746                         | SKY2_HW_ADV_POWER_CTL;
2747                 break;
2748         default:
2749                 dev_err(&hw->pdev->dev, "unsupported chip type 0x%x\n",
2750                         hw->chip_id);
2751                 return -EOPNOTSUPP;
2752         }
2753
2754         hw->pmd_type = sky2_read8(hw, B2_PMD_TYP);
2755         if (hw->pmd_type == 'L' || hw->pmd_type == 'S' || hw->pmd_type == 'P')
2756                 hw->flags |= SKY2_HW_FIBRE_PHY;
2757
2758
2759         hw->ports = 1;
2760         t8 = sky2_read8(hw, B2_Y2_HW_RES);
2761         if ((t8 & CFG_DUAL_MAC_MSK) == CFG_DUAL_MAC_MSK) {
2762                 if (!(sky2_read8(hw, B2_Y2_CLK_GATE) & Y2_STATUS_LNK2_INAC))
2763                         ++hw->ports;
2764         }
2765
2766         return 0;
2767 }
2768
2769 static void sky2_reset(struct sky2_hw *hw)
2770 {
2771         struct pci_dev *pdev = hw->pdev;
2772         u16 status;
2773         int i, cap;
2774         u32 hwe_mask = Y2_HWE_ALL_MASK;
2775
2776         /* disable ASF */
2777         if (hw->chip_id == CHIP_ID_YUKON_EX) {
2778                 status = sky2_read16(hw, HCU_CCSR);
2779                 status &= ~(HCU_CCSR_AHB_RST | HCU_CCSR_CPU_RST_MODE |
2780                             HCU_CCSR_UC_STATE_MSK);
2781                 sky2_write16(hw, HCU_CCSR, status);
2782         } else
2783                 sky2_write8(hw, B28_Y2_ASF_STAT_CMD, Y2_ASF_RESET);
2784         sky2_write16(hw, B0_CTST, Y2_ASF_DISABLE);
2785
2786         /* do a SW reset */
2787         sky2_write8(hw, B0_CTST, CS_RST_SET);
2788         sky2_write8(hw, B0_CTST, CS_RST_CLR);
2789
2790         /* allow writes to PCI config */
2791         sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_ON);
2792
2793         /* clear PCI errors, if any */
2794         pci_read_config_word(pdev, PCI_STATUS, &status);
2795         status |= PCI_STATUS_ERROR_BITS;
2796         pci_write_config_word(pdev, PCI_STATUS, status);
2797
2798         sky2_write8(hw, B0_CTST, CS_MRST_CLR);
2799
2800         cap = pci_find_capability(pdev, PCI_CAP_ID_EXP);
2801         if (cap) {
2802                 /* Check for advanced error reporting */
2803                 pci_cleanup_aer_uncorrect_error_status(pdev);
2804                 pci_cleanup_aer_correct_error_status(pdev);
2805
2806                 /* If error bit is stuck on ignore it */
2807                 if (sky2_read32(hw, B0_HWE_ISRC) & Y2_IS_PCI_EXP)
2808                         dev_info(&pdev->dev, "ignoring stuck error report bit\n");
2809
2810                 else if (pci_enable_pcie_error_reporting(pdev))
2811                         hwe_mask |= Y2_IS_PCI_EXP;
2812         }
2813
2814         sky2_power_on(hw);
2815
2816         for (i = 0; i < hw->ports; i++) {
2817                 sky2_write8(hw, SK_REG(i, GMAC_LINK_CTRL), GMLC_RST_SET);
2818                 sky2_write8(hw, SK_REG(i, GMAC_LINK_CTRL), GMLC_RST_CLR);
2819
2820                 if (hw->chip_id == CHIP_ID_YUKON_EX)
2821                         sky2_write16(hw, SK_REG(i, GMAC_CTRL),
2822                                      GMC_BYP_MACSECRX_ON | GMC_BYP_MACSECTX_ON
2823                                      | GMC_BYP_RETR_ON);
2824         }
2825
2826         /* Clear I2C IRQ noise */
2827         sky2_write32(hw, B2_I2C_IRQ, 1);
2828
2829         /* turn off hardware timer (unused) */
2830         sky2_write8(hw, B2_TI_CTRL, TIM_STOP);
2831         sky2_write8(hw, B2_TI_CTRL, TIM_CLR_IRQ);
2832
2833         sky2_write8(hw, B0_Y2LED, LED_STAT_ON);
2834
2835         /* Turn off descriptor polling */
2836         sky2_write32(hw, B28_DPT_CTRL, DPT_STOP);
2837
2838         /* Turn off receive timestamp */
2839         sky2_write8(hw, GMAC_TI_ST_CTRL, GMT_ST_STOP);
2840         sky2_write8(hw, GMAC_TI_ST_CTRL, GMT_ST_CLR_IRQ);
2841
2842         /* enable the Tx Arbiters */
2843         for (i = 0; i < hw->ports; i++)
2844                 sky2_write8(hw, SK_REG(i, TXA_CTRL), TXA_ENA_ARB);
2845
2846         /* Initialize ram interface */
2847         for (i = 0; i < hw->ports; i++) {
2848                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_CTRL), RI_RST_CLR);
2849
2850                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_R1), SK_RI_TO_53);
2851                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_XA1), SK_RI_TO_53);
2852                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_XS1), SK_RI_TO_53);
2853                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_R1), SK_RI_TO_53);
2854                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_XA1), SK_RI_TO_53);
2855                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_XS1), SK_RI_TO_53);
2856                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_R2), SK_RI_TO_53);
2857                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_XA2), SK_RI_TO_53);
2858                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_XS2), SK_RI_TO_53);
2859                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_R2), SK_RI_TO_53);
2860                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_XA2), SK_RI_TO_53);
2861                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_XS2), SK_RI_TO_53);
2862         }
2863
2864         sky2_write32(hw, B0_HWE_IMSK, hwe_mask);
2865
2866         for (i = 0; i < hw->ports; i++)
2867                 sky2_gmac_reset(hw, i);
2868
2869         memset(hw->st_le, 0, STATUS_LE_BYTES);
2870         hw->st_idx = 0;
2871
2872         sky2_write32(hw, STAT_CTRL, SC_STAT_RST_SET);
2873         sky2_write32(hw, STAT_CTRL, SC_STAT_RST_CLR);
2874
2875         sky2_write32(hw, STAT_LIST_ADDR_LO, hw->st_dma);
2876         sky2_write32(hw, STAT_LIST_ADDR_HI, (u64) hw->st_dma >> 32);
2877
2878         /* Set the list last index */
2879         sky2_write16(hw, STAT_LAST_IDX, STATUS_RING_SIZE - 1);
2880
2881         sky2_write16(hw, STAT_TX_IDX_TH, 10);
2882         sky2_write8(hw, STAT_FIFO_WM, 16);
2883
2884         /* set Status-FIFO ISR watermark */
2885         if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev == 0)
2886                 sky2_write8(hw, STAT_FIFO_ISR_WM, 4);
2887         else
2888                 sky2_write8(hw, STAT_FIFO_ISR_WM, 16);
2889
2890         sky2_write32(hw, STAT_TX_TIMER_INI, sky2_us2clk(hw, 1000));
2891         sky2_write32(hw, STAT_ISR_TIMER_INI, sky2_us2clk(hw, 20));
2892         sky2_write32(hw, STAT_LEV_TIMER_INI, sky2_us2clk(hw, 100));
2893
2894         /* enable status unit */
2895         sky2_write32(hw, STAT_CTRL, SC_STAT_OP_ON);
2896
2897         sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_START);
2898         sky2_write8(hw, STAT_LEV_TIMER_CTRL, TIM_START);
2899         sky2_write8(hw, STAT_ISR_TIMER_CTRL, TIM_START);
2900 }
2901
2902 static void sky2_restart(struct work_struct *work)
2903 {
2904         struct sky2_hw *hw = container_of(work, struct sky2_hw, restart_work);
2905         struct net_device *dev;
2906         int i, err;
2907
2908         rtnl_lock();
2909         sky2_write32(hw, B0_IMSK, 0);
2910         sky2_read32(hw, B0_IMSK);
2911         napi_disable(&hw->napi);
2912
2913         for (i = 0; i < hw->ports; i++) {
2914                 dev = hw->dev[i];
2915                 if (netif_running(dev))
2916                         sky2_down(dev);
2917         }
2918
2919         sky2_reset(hw);
2920         sky2_write32(hw, B0_IMSK, Y2_IS_BASE);
2921         napi_enable(&hw->napi);
2922
2923         for (i = 0; i < hw->ports; i++) {
2924                 dev = hw->dev[i];
2925                 if (netif_running(dev)) {
2926                         err = sky2_up(dev);
2927                         if (err) {
2928                                 printk(KERN_INFO PFX "%s: could not restart %d\n",
2929                                        dev->name, err);
2930                                 dev_close(dev);
2931                         }
2932                 }
2933         }
2934
2935         rtnl_unlock();
2936 }
2937
2938 static inline u8 sky2_wol_supported(const struct sky2_hw *hw)
2939 {
2940         return sky2_is_copper(hw) ? (WAKE_PHY | WAKE_MAGIC) : 0;
2941 }
2942
2943 static void sky2_get_wol(struct net_device *dev, struct ethtool_wolinfo *wol)
2944 {
2945         const struct sky2_port *sky2 = netdev_priv(dev);
2946
2947         wol->supported = sky2_wol_supported(sky2->hw);
2948         wol->wolopts = sky2->wol;
2949 }
2950
2951 static int sky2_set_wol(struct net_device *dev, struct ethtool_wolinfo *wol)
2952 {
2953         struct sky2_port *sky2 = netdev_priv(dev);
2954         struct sky2_hw *hw = sky2->hw;
2955
2956         if (wol->wolopts & ~sky2_wol_supported(sky2->hw))
2957                 return -EOPNOTSUPP;
2958
2959         sky2->wol = wol->wolopts;
2960
2961         if (hw->chip_id == CHIP_ID_YUKON_EC_U ||
2962             hw->chip_id == CHIP_ID_YUKON_EX ||
2963             hw->chip_id == CHIP_ID_YUKON_FE_P)
2964                 sky2_write32(hw, B0_CTST, sky2->wol
2965                              ? Y2_HW_WOL_ON : Y2_HW_WOL_OFF);
2966
2967         if (!netif_running(dev))
2968                 sky2_wol_init(sky2);
2969         return 0;
2970 }
2971
2972 static u32 sky2_supported_modes(const struct sky2_hw *hw)
2973 {
2974         if (sky2_is_copper(hw)) {
2975                 u32 modes = SUPPORTED_10baseT_Half
2976                         | SUPPORTED_10baseT_Full
2977                         | SUPPORTED_100baseT_Half
2978                         | SUPPORTED_100baseT_Full
2979                         | SUPPORTED_Autoneg | SUPPORTED_TP;
2980
2981                 if (hw->flags & SKY2_HW_GIGABIT)
2982                         modes |= SUPPORTED_1000baseT_Half
2983                                 | SUPPORTED_1000baseT_Full;
2984                 return modes;
2985         } else
2986                 return  SUPPORTED_1000baseT_Half
2987                         | SUPPORTED_1000baseT_Full
2988                         | SUPPORTED_Autoneg
2989                         | SUPPORTED_FIBRE;
2990 }
2991
2992 static int sky2_get_settings(struct net_device *dev, struct ethtool_cmd *ecmd)
2993 {
2994         struct sky2_port *sky2 = netdev_priv(dev);
2995         struct sky2_hw *hw = sky2->hw;
2996
2997         ecmd->transceiver = XCVR_INTERNAL;
2998         ecmd->supported = sky2_supported_modes(hw);
2999         ecmd->phy_address = PHY_ADDR_MARV;
3000         if (sky2_is_copper(hw)) {
3001                 ecmd->port = PORT_TP;
3002                 ecmd->speed = sky2->speed;
3003         } else {
3004                 ecmd->speed = SPEED_1000;
3005                 ecmd->port = PORT_FIBRE;
3006         }
3007
3008         ecmd->advertising = sky2->advertising;
3009         ecmd->autoneg = sky2->autoneg;
3010         ecmd->duplex = sky2->duplex;
3011         return 0;
3012 }
3013
3014 static int sky2_set_settings(struct net_device *dev, struct ethtool_cmd *ecmd)
3015 {
3016         struct sky2_port *sky2 = netdev_priv(dev);
3017         const struct sky2_hw *hw = sky2->hw;
3018         u32 supported = sky2_supported_modes(hw);
3019
3020         if (ecmd->autoneg == AUTONEG_ENABLE) {
3021                 ecmd->advertising = supported;
3022                 sky2->duplex = -1;
3023                 sky2->speed = -1;
3024         } else {
3025                 u32 setting;
3026
3027                 switch (ecmd->speed) {
3028                 case SPEED_1000:
3029                         if (ecmd->duplex == DUPLEX_FULL)
3030                                 setting = SUPPORTED_1000baseT_Full;
3031                         else if (ecmd->duplex == DUPLEX_HALF)
3032                                 setting = SUPPORTED_1000baseT_Half;
3033                         else
3034                                 return -EINVAL;
3035                         break;
3036                 case SPEED_100:
3037                         if (ecmd->duplex == DUPLEX_FULL)
3038                                 setting = SUPPORTED_100baseT_Full;
3039                         else if (ecmd->duplex == DUPLEX_HALF)
3040                                 setting = SUPPORTED_100baseT_Half;
3041                         else
3042                                 return -EINVAL;
3043                         break;
3044
3045                 case SPEED_10:
3046                         if (ecmd->duplex == DUPLEX_FULL)
3047                                 setting = SUPPORTED_10baseT_Full;
3048                         else if (ecmd->duplex == DUPLEX_HALF)
3049                                 setting = SUPPORTED_10baseT_Half;
3050                         else
3051                                 return -EINVAL;
3052                         break;
3053                 default:
3054                         return -EINVAL;
3055                 }
3056
3057                 if ((setting & supported) == 0)
3058                         return -EINVAL;
3059
3060                 sky2->speed = ecmd->speed;
3061                 sky2->duplex = ecmd->duplex;
3062         }
3063
3064         sky2->autoneg = ecmd->autoneg;
3065         sky2->advertising = ecmd->advertising;
3066
3067         if (netif_running(dev)) {
3068                 sky2_phy_reinit(sky2);
3069                 sky2_set_multicast(dev);
3070         }
3071
3072         return 0;
3073 }
3074
3075 static void sky2_get_drvinfo(struct net_device *dev,
3076                              struct ethtool_drvinfo *info)
3077 {
3078         struct sky2_port *sky2 = netdev_priv(dev);
3079
3080         strcpy(info->driver, DRV_NAME);
3081         strcpy(info->version, DRV_VERSION);
3082         strcpy(info->fw_version, "N/A");
3083         strcpy(info->bus_info, pci_name(sky2->hw->pdev));
3084 }
3085
3086 static const struct sky2_stat {
3087         char name[ETH_GSTRING_LEN];
3088         u16 offset;
3089 } sky2_stats[] = {
3090         { "tx_bytes",      GM_TXO_OK_HI },
3091         { "rx_bytes",      GM_RXO_OK_HI },
3092         { "tx_broadcast",  GM_TXF_BC_OK },
3093         { "rx_broadcast",  GM_RXF_BC_OK },
3094         { "tx_multicast",  GM_TXF_MC_OK },
3095         { "rx_multicast",  GM_RXF_MC_OK },
3096         { "tx_unicast",    GM_TXF_UC_OK },
3097         { "rx_unicast",    GM_RXF_UC_OK },
3098         { "tx_mac_pause",  GM_TXF_MPAUSE },
3099         { "rx_mac_pause",  GM_RXF_MPAUSE },
3100         { "collisions",    GM_TXF_COL },
3101         { "late_collision",GM_TXF_LAT_COL },
3102         { "aborted",       GM_TXF_ABO_COL },
3103         { "single_collisions", GM_TXF_SNG_COL },
3104         { "multi_collisions", GM_TXF_MUL_COL },
3105
3106         { "rx_short",      GM_RXF_SHT },
3107         { "rx_runt",       GM_RXE_FRAG },
3108         { "rx_64_byte_packets", GM_RXF_64B },
3109         { "rx_65_to_127_byte_packets", GM_RXF_127B },
3110         { "rx_128_to_255_byte_packets", GM_RXF_255B },
3111         { "rx_256_to_511_byte_packets", GM_RXF_511B },
3112         { "rx_512_to_1023_byte_packets", GM_RXF_1023B },
3113         { "rx_1024_to_1518_byte_packets", GM_RXF_1518B },
3114         { "rx_1518_to_max_byte_packets", GM_RXF_MAX_SZ },
3115         { "rx_too_long",   GM_RXF_LNG_ERR },
3116         { "rx_fifo_overflow", GM_RXE_FIFO_OV },
3117         { "rx_jabber",     GM_RXF_JAB_PKT },
3118         { "rx_fcs_error",   GM_RXF_FCS_ERR },
3119
3120         { "tx_64_byte_packets", GM_TXF_64B },
3121         { "tx_65_to_127_byte_packets", GM_TXF_127B },
3122         { "tx_128_to_255_byte_packets", GM_TXF_255B },
3123         { "tx_256_to_511_byte_packets", GM_TXF_511B },
3124         { "tx_512_to_1023_byte_packets", GM_TXF_1023B },
3125         { "tx_1024_to_1518_byte_packets", GM_TXF_1518B },
3126         { "tx_1519_to_max_byte_packets", GM_TXF_MAX_SZ },
3127         { "tx_fifo_underrun", GM_TXE_FIFO_UR },
3128 };
3129
3130 static u32 sky2_get_rx_csum(struct net_device *dev)
3131 {
3132         struct sky2_port *sky2 = netdev_priv(dev);
3133
3134         return sky2->rx_csum;
3135 }
3136
3137 static int sky2_set_rx_csum(struct net_device *dev, u32 data)
3138 {
3139         struct sky2_port *sky2 = netdev_priv(dev);
3140
3141         sky2->rx_csum = data;
3142
3143         sky2_write32(sky2->hw, Q_ADDR(rxqaddr[sky2->port], Q_CSR),
3144                      data ? BMU_ENA_RX_CHKSUM : BMU_DIS_RX_CHKSUM);
3145
3146         return 0;
3147 }
3148
3149 static u32 sky2_get_msglevel(struct net_device *netdev)
3150 {
3151         struct sky2_port *sky2 = netdev_priv(netdev);
3152         return sky2->msg_enable;
3153 }
3154
3155 static int sky2_nway_reset(struct net_device *dev)
3156 {
3157         struct sky2_port *sky2 = netdev_priv(dev);
3158
3159         if (!netif_running(dev) || sky2->autoneg != AUTONEG_ENABLE)
3160                 return -EINVAL;
3161
3162         sky2_phy_reinit(sky2);
3163         sky2_set_multicast(dev);
3164
3165         return 0;
3166 }
3167
3168 static void sky2_phy_stats(struct sky2_port *sky2, u64 * data, unsigned count)
3169 {
3170         struct sky2_hw *hw = sky2->hw;
3171         unsigned port = sky2->port;
3172         int i;
3173
3174         data[0] = (u64) gma_read32(hw, port, GM_TXO_OK_HI) << 32
3175             | (u64) gma_read32(hw, port, GM_TXO_OK_LO);
3176         data[1] = (u64) gma_read32(hw, port, GM_RXO_OK_HI) << 32
3177             | (u64) gma_read32(hw, port, GM_RXO_OK_LO);
3178
3179         for (i = 2; i < count; i++)
3180                 data[i] = (u64) gma_read32(hw, port, sky2_stats[i].offset);
3181 }
3182
3183 static void sky2_set_msglevel(struct net_device *netdev, u32 value)
3184 {
3185         struct sky2_port *sky2 = netdev_priv(netdev);
3186         sky2->msg_enable = value;
3187 }
3188
3189 static int sky2_get_sset_count(struct net_device *dev, int sset)
3190 {
3191         switch (sset) {
3192         case ETH_SS_STATS:
3193                 return ARRAY_SIZE(sky2_stats);
3194         default:
3195                 return -EOPNOTSUPP;
3196         }
3197 }
3198
3199 static void sky2_get_ethtool_stats(struct net_device *dev,
3200                                    struct ethtool_stats *stats, u64 * data)
3201 {
3202         struct sky2_port *sky2 = netdev_priv(dev);
3203
3204         sky2_phy_stats(sky2, data, ARRAY_SIZE(sky2_stats));
3205 }
3206
3207 static void sky2_get_strings(struct net_device *dev, u32 stringset, u8 * data)
3208 {
3209         int i;
3210
3211         switch (stringset) {
3212         case ETH_SS_STATS:
3213                 for (i = 0; i < ARRAY_SIZE(sky2_stats); i++)
3214                         memcpy(data + i * ETH_GSTRING_LEN,
3215                                sky2_stats[i].name, ETH_GSTRING_LEN);
3216                 break;
3217         }
3218 }
3219
3220 static int sky2_set_mac_address(struct net_device *dev, void *p)
3221 {
3222         struct sky2_port *sky2 = netdev_priv(dev);
3223         struct sky2_hw *hw = sky2->hw;
3224         unsigned port = sky2->port;
3225         const struct sockaddr *addr = p;
3226
3227         if (!is_valid_ether_addr(addr->sa_data))
3228                 return -EADDRNOTAVAIL;
3229
3230         memcpy(dev->dev_addr, addr->sa_data, ETH_ALEN);
3231         memcpy_toio(hw->regs + B2_MAC_1 + port * 8,
3232                     dev->dev_addr, ETH_ALEN);
3233         memcpy_toio(hw->regs + B2_MAC_2 + port * 8,
3234                     dev->dev_addr, ETH_ALEN);
3235
3236         /* virtual address for data */
3237         gma_set_addr(hw, port, GM_SRC_ADDR_2L, dev->dev_addr);
3238
3239         /* physical address: used for pause frames */
3240         gma_set_addr(hw, port, GM_SRC_ADDR_1L, dev->dev_addr);
3241
3242         return 0;
3243 }
3244
3245 static void inline sky2_add_filter(u8 filter[8], const u8 *addr)
3246 {
3247         u32 bit;
3248
3249         bit = ether_crc(ETH_ALEN, addr) & 63;
3250         filter[bit >> 3] |= 1 << (bit & 7);
3251 }
3252
3253 static void sky2_set_multicast(struct net_device *dev)
3254 {
3255         struct sky2_port *sky2 = netdev_priv(dev);
3256         struct sky2_hw *hw = sky2->hw;
3257         unsigned port = sky2->port;
3258         struct dev_mc_list *list = dev->mc_list;
3259         u16 reg;
3260         u8 filter[8];
3261         int rx_pause;
3262         static const u8 pause_mc_addr[ETH_ALEN] = { 0x1, 0x80, 0xc2, 0x0, 0x0, 0x1 };
3263
3264         rx_pause = (sky2->flow_status == FC_RX || sky2->flow_status == FC_BOTH);
3265         memset(filter, 0, sizeof(filter));
3266
3267         reg = gma_read16(hw, port, GM_RX_CTRL);
3268         reg |= GM_RXCR_UCF_ENA;
3269
3270         if (dev->flags & IFF_PROMISC)   /* promiscuous */
3271                 reg &= ~(GM_RXCR_UCF_ENA | GM_RXCR_MCF_ENA);
3272         else if (dev->flags & IFF_ALLMULTI)
3273                 memset(filter, 0xff, sizeof(filter));
3274         else if (dev->mc_count == 0 && !rx_pause)
3275                 reg &= ~GM_RXCR_MCF_ENA;
3276         else {
3277                 int i;
3278                 reg |= GM_RXCR_MCF_ENA;
3279
3280                 if (rx_pause)
3281                         sky2_add_filter(filter, pause_mc_addr);
3282
3283                 for (i = 0; list && i < dev->mc_count; i++, list = list->next)
3284                         sky2_add_filter(filter, list->dmi_addr);
3285         }
3286
3287         gma_write16(hw, port, GM_MC_ADDR_H1,
3288                     (u16) filter[0] | ((u16) filter[1] << 8));
3289         gma_write16(hw, port, GM_MC_ADDR_H2,
3290                     (u16) filter[2] | ((u16) filter[3] << 8));
3291         gma_write16(hw, port, GM_MC_ADDR_H3,
3292                     (u16) filter[4] | ((u16) filter[5] << 8));
3293         gma_write16(hw, port, GM_MC_ADDR_H4,
3294                     (u16) filter[6] | ((u16) filter[7] << 8));
3295
3296         gma_write16(hw, port, GM_RX_CTRL, reg);
3297 }
3298
3299 /* Can have one global because blinking is controlled by
3300  * ethtool and that is always under RTNL mutex
3301  */
3302 static void sky2_led(struct sky2_hw *hw, unsigned port, int on)
3303 {
3304         u16 pg;
3305
3306         switch (hw->chip_id) {
3307         case CHIP_ID_YUKON_XL:
3308                 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
3309                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
3310                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL,
3311                              on ? (PHY_M_LEDC_LOS_CTRL(1) |
3312                                    PHY_M_LEDC_INIT_CTRL(7) |
3313                                    PHY_M_LEDC_STA1_CTRL(7) |
3314                                    PHY_M_LEDC_STA0_CTRL(7))
3315                              : 0);
3316
3317                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
3318                 break;
3319
3320         default:
3321                 gm_phy_write(hw, port, PHY_MARV_LED_CTRL, 0);
3322                 gm_phy_write(hw, port, PHY_MARV_LED_OVER,
3323                              on ? PHY_M_LED_ALL : 0);
3324         }
3325 }
3326
3327 /* blink LED's for finding board */
3328 static int sky2_phys_id(struct net_device *dev, u32 data)
3329 {
3330         struct sky2_port *sky2 = netdev_priv(dev);
3331         struct sky2_hw *hw = sky2->hw;
3332         unsigned port = sky2->port;
3333         u16 ledctrl, ledover = 0;
3334         long ms;
3335         int interrupted;
3336         int onoff = 1;
3337
3338         if (!data || data > (u32) (MAX_SCHEDULE_TIMEOUT / HZ))
3339                 ms = jiffies_to_msecs(MAX_SCHEDULE_TIMEOUT);
3340         else
3341                 ms = data * 1000;
3342
3343         /* save initial values */
3344         spin_lock_bh(&sky2->phy_lock);
3345         if (hw->chip_id == CHIP_ID_YUKON_XL) {
3346                 u16 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
3347                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
3348                 ledctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
3349                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
3350         } else {
3351                 ledctrl = gm_phy_read(hw, port, PHY_MARV_LED_CTRL);
3352                 ledover = gm_phy_read(hw, port, PHY_MARV_LED_OVER);
3353         }
3354
3355         interrupted = 0;
3356         while (!interrupted && ms > 0) {
3357                 sky2_led(hw, port, onoff);
3358                 onoff = !onoff;
3359
3360                 spin_unlock_bh(&sky2->phy_lock);
3361                 interrupted = msleep_interruptible(250);
3362                 spin_lock_bh(&sky2->phy_lock);
3363
3364                 ms -= 250;
3365         }
3366
3367         /* resume regularly scheduled programming */
3368         if (hw->chip_id == CHIP_ID_YUKON_XL) {
3369                 u16 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
3370                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
3371                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ledctrl);
3372                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
3373         } else {
3374                 gm_phy_write(hw, port, PHY_MARV_LED_CTRL, ledctrl);
3375                 gm_phy_write(hw, port, PHY_MARV_LED_OVER, ledover);
3376         }
3377         spin_unlock_bh(&sky2->phy_lock);
3378
3379         return 0;
3380 }
3381
3382 static void sky2_get_pauseparam(struct net_device *dev,
3383                                 struct ethtool_pauseparam *ecmd)
3384 {
3385         struct sky2_port *sky2 = netdev_priv(dev);
3386
3387         switch (sky2->flow_mode) {
3388         case FC_NONE:
3389                 ecmd->tx_pause = ecmd->rx_pause = 0;
3390                 break;
3391         case FC_TX:
3392                 ecmd->tx_pause = 1, ecmd->rx_pause = 0;
3393                 break;
3394         case FC_RX:
3395                 ecmd->tx_pause = 0, ecmd->rx_pause = 1;
3396                 break;
3397         case FC_BOTH:
3398                 ecmd->tx_pause = ecmd->rx_pause = 1;
3399         }
3400
3401         ecmd->autoneg = sky2->autoneg;
3402 }
3403
3404 static int sky2_set_pauseparam(struct net_device *dev,
3405                                struct ethtool_pauseparam *ecmd)
3406 {
3407         struct sky2_port *sky2 = netdev_priv(dev);
3408
3409         sky2->autoneg = ecmd->autoneg;
3410         sky2->flow_mode = sky2_flow(ecmd->rx_pause, ecmd->tx_pause);
3411
3412         if (netif_running(dev))
3413                 sky2_phy_reinit(sky2);
3414
3415         return 0;
3416 }
3417
3418 static int sky2_get_coalesce(struct net_device *dev,
3419                              struct ethtool_coalesce *ecmd)
3420 {
3421         struct sky2_port *sky2 = netdev_priv(dev);
3422         struct sky2_hw *hw = sky2->hw;
3423
3424         if (sky2_read8(hw, STAT_TX_TIMER_CTRL) == TIM_STOP)
3425                 ecmd->tx_coalesce_usecs = 0;
3426         else {
3427                 u32 clks = sky2_read32(hw, STAT_TX_TIMER_INI);
3428                 ecmd->tx_coalesce_usecs = sky2_clk2us(hw, clks);
3429         }
3430         ecmd->tx_max_coalesced_frames = sky2_read16(hw, STAT_TX_IDX_TH);
3431
3432         if (sky2_read8(hw, STAT_LEV_TIMER_CTRL) == TIM_STOP)
3433                 ecmd->rx_coalesce_usecs = 0;
3434         else {
3435                 u32 clks = sky2_read32(hw, STAT_LEV_TIMER_INI);
3436                 ecmd->rx_coalesce_usecs = sky2_clk2us(hw, clks);
3437         }
3438         ecmd->rx_max_coalesced_frames = sky2_read8(hw, STAT_FIFO_WM);
3439
3440         if (sky2_read8(hw, STAT_ISR_TIMER_CTRL) == TIM_STOP)
3441                 ecmd->rx_coalesce_usecs_irq = 0;
3442         else {
3443                 u32 clks = sky2_read32(hw, STAT_ISR_TIMER_INI);
3444                 ecmd->rx_coalesce_usecs_irq = sky2_clk2us(hw, clks);
3445         }
3446
3447         ecmd->rx_max_coalesced_frames_irq = sky2_read8(hw, STAT_FIFO_ISR_WM);
3448
3449         return 0;
3450 }
3451
3452 /* Note: this affect both ports */
3453 static int sky2_set_coalesce(struct net_device *dev,
3454                              struct ethtool_coalesce *ecmd)
3455 {
3456         struct sky2_port *sky2 = netdev_priv(dev);
3457         struct sky2_hw *hw = sky2->hw;
3458         const u32 tmax = sky2_clk2us(hw, 0x0ffffff);
3459
3460         if (ecmd->tx_coalesce_usecs > tmax ||
3461             ecmd->rx_coalesce_usecs > tmax ||
3462             ecmd->rx_coalesce_usecs_irq > tmax)
3463                 return -EINVAL;
3464
3465         if (ecmd->tx_max_coalesced_frames >= TX_RING_SIZE-1)
3466                 return -EINVAL;
3467         if (ecmd->rx_max_coalesced_frames > RX_MAX_PENDING)
3468                 return -EINVAL;
3469         if (ecmd->rx_max_coalesced_frames_irq >RX_MAX_PENDING)
3470                 return -EINVAL;
3471
3472         if (ecmd->tx_coalesce_usecs == 0)
3473                 sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_STOP);
3474         else {
3475                 sky2_write32(hw, STAT_TX_TIMER_INI,
3476                              sky2_us2clk(hw, ecmd->tx_coalesce_usecs));
3477                 sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_START);
3478         }
3479         sky2_write16(hw, STAT_TX_IDX_TH, ecmd->tx_max_coalesced_frames);
3480
3481         if (ecmd->rx_coalesce_usecs == 0)
3482                 sky2_write8(hw, STAT_LEV_TIMER_CTRL, TIM_STOP);
3483         else {
3484                 sky2_write32(hw, STAT_LEV_TIMER_INI,
3485                              sky2_us2clk(hw, ecmd->rx_coalesce_usecs));
3486                 sky2_write8(hw, STAT_LEV_TIMER_CTRL, TIM_START);
3487         }
3488         sky2_write8(hw, STAT_FIFO_WM, ecmd->rx_max_coalesced_frames);
3489
3490         if (ecmd->rx_coalesce_usecs_irq == 0)
3491                 sky2_write8(hw, STAT_ISR_TIMER_CTRL, TIM_STOP);
3492         else {
3493                 sky2_write32(hw, STAT_ISR_TIMER_INI,
3494                              sky2_us2clk(hw, ecmd->rx_coalesce_usecs_irq));
3495                 sky2_write8(hw, STAT_ISR_TIMER_CTRL, TIM_START);
3496         }
3497         sky2_write8(hw, STAT_FIFO_ISR_WM, ecmd->rx_max_coalesced_frames_irq);
3498         return 0;
3499 }
3500
3501 static void sky2_get_ringparam(struct net_device *dev,
3502                                struct ethtool_ringparam *ering)
3503 {
3504         struct sky2_port *sky2 = netdev_priv(dev);
3505
3506         ering->rx_max_pending = RX_MAX_PENDING;
3507         ering->rx_mini_max_pending = 0;
3508         ering->rx_jumbo_max_pending = 0;
3509         ering->tx_max_pending = TX_RING_SIZE - 1;
3510
3511         ering->rx_pending = sky2->rx_pending;
3512         ering->rx_mini_pending = 0;
3513         ering->rx_jumbo_pending = 0;
3514         ering->tx_pending = sky2->tx_pending;
3515 }
3516
3517 static int sky2_set_ringparam(struct net_device *dev,
3518                               struct ethtool_ringparam *ering)
3519 {
3520         struct sky2_port *sky2 = netdev_priv(dev);
3521         int err = 0;
3522
3523         if (ering->rx_pending > RX_MAX_PENDING ||
3524             ering->rx_pending < 8 ||
3525             ering->tx_pending < MAX_SKB_TX_LE ||
3526             ering->tx_pending > TX_RING_SIZE - 1)
3527                 return -EINVAL;
3528
3529         if (netif_running(dev))
3530                 sky2_down(dev);
3531
3532         sky2->rx_pending = ering->rx_pending;
3533         sky2->tx_pending = ering->tx_pending;
3534
3535         if (netif_running(dev)) {
3536                 err = sky2_up(dev);
3537                 if (err)
3538                         dev_close(dev);
3539                 else
3540                         sky2_set_multicast(dev);
3541         }
3542
3543         return err;
3544 }
3545
3546 static int sky2_get_regs_len(struct net_device *dev)
3547 {
3548         return 0x4000;
3549 }
3550
3551 /*
3552  * Returns copy of control register region
3553  * Note: ethtool_get_regs always provides full size (16k) buffer
3554  */
3555 static void sky2_get_regs(struct net_device *dev, struct ethtool_regs *regs,
3556                           void *p)
3557 {
3558         const struct sky2_port *sky2 = netdev_priv(dev);
3559         const void __iomem *io = sky2->hw->regs;
3560         unsigned int b;
3561
3562         regs->version = 1;
3563
3564         for (b = 0; b < 128; b++) {
3565                 /* This complicated switch statement is to make sure and
3566                  * only access regions that are unreserved.
3567                  * Some blocks are only valid on dual port cards.
3568                  * and block 3 has some special diagnostic registers that
3569                  * are poison.
3570                  */
3571                 switch (b) {
3572                 case 3:
3573                         /* skip diagnostic ram region */
3574                         memcpy_fromio(p + 0x10, io + 0x10, 128 - 0x10);
3575                         break;
3576
3577                 /* dual port cards only */
3578                 case 5:         /* Tx Arbiter 2 */
3579                 case 9:         /* RX2 */
3580                 case 14 ... 15: /* TX2 */
3581                 case 17: case 19: /* Ram Buffer 2 */
3582                 case 22 ... 23: /* Tx Ram Buffer 2 */
3583                 case 25:        /* Rx MAC Fifo 1 */
3584                 case 27:        /* Tx MAC Fifo 2 */
3585                 case 31:        /* GPHY 2 */
3586                 case 40 ... 47: /* Pattern Ram 2 */
3587                 case 52: case 54: /* TCP Segmentation 2 */
3588                 case 112 ... 116: /* GMAC 2 */
3589                         if (sky2->hw->ports == 1)
3590                                 goto reserved;
3591                         /* fall through */
3592                 case 0:         /* Control */
3593                 case 2:         /* Mac address */
3594                 case 4:         /* Tx Arbiter 1 */
3595                 case 7:         /* PCI express reg */
3596                 case 8:         /* RX1 */
3597                 case 12 ... 13: /* TX1 */
3598                 case 16: case 18:/* Rx Ram Buffer 1 */
3599                 case 20 ... 21: /* Tx Ram Buffer 1 */
3600                 case 24:        /* Rx MAC Fifo 1 */
3601                 case 26:        /* Tx MAC Fifo 1 */
3602                 case 28 ... 29: /* Descriptor and status unit */
3603                 case 30:        /* GPHY 1*/
3604                 case 32 ... 39: /* Pattern Ram 1 */
3605                 case 48: case 50: /* TCP Segmentation 1 */
3606                 case 56 ... 60: /* PCI space */
3607                 case 80 ... 84: /* GMAC 1 */
3608                         memcpy_fromio(p, io, 128);
3609                         break;
3610                 default:
3611 reserved:
3612                         memset(p, 0, 128);
3613                 }
3614
3615                 p += 128;
3616                 io += 128;
3617         }
3618 }
3619
3620 /* In order to do Jumbo packets on these chips, need to turn off the
3621  * transmit store/forward. Therefore checksum offload won't work.
3622  */
3623 static int no_tx_offload(struct net_device *dev)
3624 {
3625         const struct sky2_port *sky2 = netdev_priv(dev);
3626         const struct sky2_hw *hw = sky2->hw;
3627
3628         return dev->mtu > ETH_DATA_LEN && hw->chip_id == CHIP_ID_YUKON_EC_U;
3629 }
3630
3631 static int sky2_set_tx_csum(struct net_device *dev, u32 data)
3632 {
3633         if (data && no_tx_offload(dev))
3634                 return -EINVAL;
3635
3636         return ethtool_op_set_tx_csum(dev, data);
3637 }
3638
3639
3640 static int sky2_set_tso(struct net_device *dev, u32 data)
3641 {
3642         if (data && no_tx_offload(dev))
3643                 return -EINVAL;
3644
3645         return ethtool_op_set_tso(dev, data);
3646 }
3647
3648 static int sky2_get_eeprom_len(struct net_device *dev)
3649 {
3650         struct sky2_port *sky2 = netdev_priv(dev);
3651         u16 reg2;
3652
3653         pci_read_config_word(sky2->hw->pdev, PCI_DEV_REG2, &reg2);
3654         return 1 << ( ((reg2 & PCI_VPD_ROM_SZ) >> 14) + 8);
3655 }
3656
3657 static u32 sky2_vpd_read(struct pci_dev *pdev, int cap, u16 offset)
3658 {
3659         u32 val;
3660
3661         pci_write_config_word(pdev, cap + PCI_VPD_ADDR, offset);
3662
3663         do {
3664                 pci_read_config_word(pdev, cap + PCI_VPD_ADDR, &offset);
3665         } while (!(offset & PCI_VPD_ADDR_F));
3666
3667         pci_read_config_dword(pdev, cap + PCI_VPD_DATA, &val);
3668         return val;
3669 }
3670
3671 static void sky2_vpd_write(struct pci_dev *pdev, int cap, u16 offset, u32 val)
3672 {
3673         pci_write_config_word(pdev, cap + PCI_VPD_DATA, val);
3674         pci_write_config_dword(pdev, cap + PCI_VPD_ADDR, offset | PCI_VPD_ADDR_F);
3675         do {
3676                 pci_read_config_word(pdev, cap + PCI_VPD_ADDR, &offset);
3677         } while (offset & PCI_VPD_ADDR_F);
3678 }
3679
3680 static int sky2_get_eeprom(struct net_device *dev, struct ethtool_eeprom *eeprom,
3681                            u8 *data)
3682 {
3683         struct sky2_port *sky2 = netdev_priv(dev);
3684         int cap = pci_find_capability(sky2->hw->pdev, PCI_CAP_ID_VPD);
3685         int length = eeprom->len;
3686         u16 offset = eeprom->offset;
3687
3688         if (!cap)
3689                 return -EINVAL;
3690
3691         eeprom->magic = SKY2_EEPROM_MAGIC;
3692
3693         while (length > 0) {
3694                 u32 val = sky2_vpd_read(sky2->hw->pdev, cap, offset);
3695                 int n = min_t(int, length, sizeof(val));
3696
3697                 memcpy(data, &val, n);
3698                 length -= n;
3699                 data += n;
3700                 offset += n;
3701         }
3702         return 0;
3703 }
3704
3705 static int sky2_set_eeprom(struct net_device *dev, struct ethtool_eeprom *eeprom,
3706                            u8 *data)
3707 {
3708         struct sky2_port *sky2 = netdev_priv(dev);
3709         int cap = pci_find_capability(sky2->hw->pdev, PCI_CAP_ID_VPD);
3710         int length = eeprom->len;
3711         u16 offset = eeprom->offset;
3712
3713         if (!cap)
3714                 return -EINVAL;
3715
3716         if (eeprom->magic != SKY2_EEPROM_MAGIC)
3717                 return -EINVAL;
3718
3719         while (length > 0) {
3720                 u32 val;
3721                 int n = min_t(int, length, sizeof(val));
3722
3723                 if (n < sizeof(val))
3724                         val = sky2_vpd_read(sky2->hw->pdev, cap, offset);
3725                 memcpy(&val, data, n);
3726
3727                 sky2_vpd_write(sky2->hw->pdev, cap, offset, val);
3728
3729                 length -= n;
3730                 data += n;
3731                 offset += n;
3732         }
3733         return 0;
3734 }
3735
3736
3737 static const struct ethtool_ops sky2_ethtool_ops = {
3738         .get_settings   = sky2_get_settings,
3739         .set_settings   = sky2_set_settings,
3740         .get_drvinfo    = sky2_get_drvinfo,
3741         .get_wol        = sky2_get_wol,
3742         .set_wol        = sky2_set_wol,
3743         .get_msglevel   = sky2_get_msglevel,
3744         .set_msglevel   = sky2_set_msglevel,
3745         .nway_reset     = sky2_nway_reset,
3746         .get_regs_len   = sky2_get_regs_len,
3747         .get_regs       = sky2_get_regs,
3748         .get_link       = ethtool_op_get_link,
3749         .get_eeprom_len = sky2_get_eeprom_len,
3750         .get_eeprom     = sky2_get_eeprom,
3751         .set_eeprom     = sky2_set_eeprom,
3752         .set_sg         = ethtool_op_set_sg,
3753         .set_tx_csum    = sky2_set_tx_csum,
3754         .set_tso        = sky2_set_tso,
3755         .get_rx_csum    = sky2_get_rx_csum,
3756         .set_rx_csum    = sky2_set_rx_csum,
3757         .get_strings    = sky2_get_strings,
3758         .get_coalesce   = sky2_get_coalesce,
3759         .set_coalesce   = sky2_set_coalesce,
3760         .get_ringparam  = sky2_get_ringparam,
3761         .set_ringparam  = sky2_set_ringparam,
3762         .get_pauseparam = sky2_get_pauseparam,
3763         .set_pauseparam = sky2_set_pauseparam,
3764         .phys_id        = sky2_phys_id,
3765         .get_sset_count = sky2_get_sset_count,
3766         .get_ethtool_stats = sky2_get_ethtool_stats,
3767 };
3768
3769 #ifdef CONFIG_SKY2_DEBUG
3770
3771 static struct dentry *sky2_debug;
3772
3773 static int sky2_debug_show(struct seq_file *seq, void *v)
3774 {
3775         struct net_device *dev = seq->private;
3776         const struct sky2_port *sky2 = netdev_priv(dev);
3777         struct sky2_hw *hw = sky2->hw;
3778         unsigned port = sky2->port;
3779         unsigned idx, last;
3780         int sop;
3781
3782         if (!netif_running(dev))
3783                 return -ENETDOWN;
3784
3785         seq_printf(seq, "IRQ src=%x mask=%x control=%x\n",
3786                    sky2_read32(hw, B0_ISRC),
3787                    sky2_read32(hw, B0_IMSK),
3788                    sky2_read32(hw, B0_Y2_SP_ICR));
3789
3790         napi_disable(&hw->napi);
3791         last = sky2_read16(hw, STAT_PUT_IDX);
3792
3793         if (hw->st_idx == last)
3794                 seq_puts(seq, "Status ring (empty)\n");
3795         else {
3796                 seq_puts(seq, "Status ring\n");
3797                 for (idx = hw->st_idx; idx != last && idx < STATUS_RING_SIZE;
3798                      idx = RING_NEXT(idx, STATUS_RING_SIZE)) {
3799                         const struct sky2_status_le *le = hw->st_le + idx;
3800                         seq_printf(seq, "[%d] %#x %d %#x\n",
3801                                    idx, le->opcode, le->length, le->status);
3802                 }
3803                 seq_puts(seq, "\n");
3804         }
3805
3806         seq_printf(seq, "Tx ring pending=%u...%u report=%d done=%d\n",
3807                    sky2->tx_cons, sky2->tx_prod,
3808                    sky2_read16(hw, port == 0 ? STAT_TXA1_RIDX : STAT_TXA2_RIDX),
3809                    sky2_read16(hw, Q_ADDR(txqaddr[port], Q_DONE)));
3810
3811         /* Dump contents of tx ring */
3812         sop = 1;
3813         for (idx = sky2->tx_next; idx != sky2->tx_prod && idx < TX_RING_SIZE;
3814              idx = RING_NEXT(idx, TX_RING_SIZE)) {
3815                 const struct sky2_tx_le *le = sky2->tx_le + idx;
3816                 u32 a = le32_to_cpu(le->addr);
3817
3818                 if (sop)
3819                         seq_printf(seq, "%u:", idx);
3820                 sop = 0;
3821
3822                 switch(le->opcode & ~HW_OWNER) {
3823                 case OP_ADDR64:
3824                         seq_printf(seq, " %#x:", a);
3825                         break;
3826                 case OP_LRGLEN:
3827                         seq_printf(seq, " mtu=%d", a);
3828                         break;
3829                 case OP_VLAN:
3830                         seq_printf(seq, " vlan=%d", be16_to_cpu(le->length));
3831                         break;
3832                 case OP_TCPLISW:
3833                         seq_printf(seq, " csum=%#x", a);
3834                         break;
3835                 case OP_LARGESEND:
3836                         seq_printf(seq, " tso=%#x(%d)", a, le16_to_cpu(le->length));
3837                         break;
3838                 case OP_PACKET:
3839                         seq_printf(seq, " %#x(%d)", a, le16_to_cpu(le->length));
3840                         break;
3841                 case OP_BUFFER:
3842                         seq_printf(seq, " frag=%#x(%d)", a, le16_to_cpu(le->length));
3843                         break;
3844                 default:
3845                         seq_printf(seq, " op=%#x,%#x(%d)", le->opcode,
3846                                    a, le16_to_cpu(le->length));
3847                 }
3848
3849                 if (le->ctrl & EOP) {
3850                         seq_putc(seq, '\n');
3851                         sop = 1;
3852                 }
3853         }
3854
3855         seq_printf(seq, "\nRx ring hw get=%d put=%d last=%d\n",
3856                    sky2_read16(hw, Y2_QADDR(rxqaddr[port], PREF_UNIT_GET_IDX)),
3857                    last = sky2_read16(hw, Y2_QADDR(rxqaddr[port], PREF_UNIT_PUT_IDX)),
3858                    sky2_read16(hw, Y2_QADDR(rxqaddr[port], PREF_UNIT_LAST_IDX)));
3859
3860         napi_enable(&hw->napi);
3861         return 0;
3862 }
3863
3864 static int sky2_debug_open(struct inode *inode, struct file *file)
3865 {
3866         return single_open(file, sky2_debug_show, inode->i_private);
3867 }
3868
3869 static const struct file_operations sky2_debug_fops = {
3870         .owner          = THIS_MODULE,
3871         .open           = sky2_debug_open,
3872         .read           = seq_read,
3873         .llseek         = seq_lseek,
3874         .release        = single_release,
3875 };
3876
3877 /*
3878  * Use network device events to create/remove/rename
3879  * debugfs file entries
3880  */
3881 static int sky2_device_event(struct notifier_block *unused,
3882                              unsigned long event, void *ptr)
3883 {
3884         struct net_device *dev = ptr;
3885         struct sky2_port *sky2 = netdev_priv(dev);
3886
3887         if (dev->open != sky2_up || !sky2_debug)
3888                 return NOTIFY_DONE;
3889
3890         switch(event) {
3891         case NETDEV_CHANGENAME:
3892                 if (sky2->debugfs) {
3893                         sky2->debugfs = debugfs_rename(sky2_debug, sky2->debugfs,
3894                                                        sky2_debug, dev->name);
3895                 }
3896                 break;
3897
3898         case NETDEV_GOING_DOWN:
3899                 if (sky2->debugfs) {
3900                         printk(KERN_DEBUG PFX "%s: remove debugfs\n",
3901                                dev->name);
3902                         debugfs_remove(sky2->debugfs);
3903                         sky2->debugfs = NULL;
3904                 }
3905                 break;
3906
3907         case NETDEV_UP:
3908                 sky2->debugfs = debugfs_create_file(dev->name, S_IRUGO,
3909                                                     sky2_debug, dev,
3910                                                     &sky2_debug_fops);
3911                 if (IS_ERR(sky2->debugfs))
3912                         sky2->debugfs = NULL;
3913         }
3914
3915         return NOTIFY_DONE;
3916 }
3917
3918 static struct notifier_block sky2_notifier = {
3919         .notifier_call = sky2_device_event,
3920 };
3921
3922
3923 static __init void sky2_debug_init(void)
3924 {
3925         struct dentry *ent;
3926
3927         ent = debugfs_create_dir("sky2", NULL);
3928         if (!ent || IS_ERR(ent))
3929                 return;
3930
3931         sky2_debug = ent;
3932         register_netdevice_notifier(&sky2_notifier);
3933 }
3934
3935 static __exit void sky2_debug_cleanup(void)
3936 {
3937         if (sky2_debug) {
3938                 unregister_netdevice_notifier(&sky2_notifier);
3939                 debugfs_remove(sky2_debug);
3940                 sky2_debug = NULL;
3941         }
3942 }
3943
3944 #else
3945 #define sky2_debug_init()
3946 #define sky2_debug_cleanup()
3947 #endif
3948
3949
3950 /* Initialize network device */
3951 static __devinit struct net_device *sky2_init_netdev(struct sky2_hw *hw,
3952                                                      unsigned port,
3953                                                      int highmem, int wol)
3954 {
3955         struct sky2_port *sky2;
3956         struct net_device *dev = alloc_etherdev(sizeof(*sky2));
3957
3958         if (!dev) {
3959                 dev_err(&hw->pdev->dev, "etherdev alloc failed\n");
3960                 return NULL;
3961         }
3962
3963         SET_NETDEV_DEV(dev, &hw->pdev->dev);
3964         dev->irq = hw->pdev->irq;
3965         dev->open = sky2_up;
3966         dev->stop = sky2_down;
3967         dev->do_ioctl = sky2_ioctl;
3968         dev->hard_start_xmit = sky2_xmit_frame;
3969         dev->set_multicast_list = sky2_set_multicast;
3970         dev->set_mac_address = sky2_set_mac_address;
3971         dev->change_mtu = sky2_change_mtu;
3972         SET_ETHTOOL_OPS(dev, &sky2_ethtool_ops);
3973         dev->tx_timeout = sky2_tx_timeout;
3974         dev->watchdog_timeo = TX_WATCHDOG;
3975 #ifdef CONFIG_NET_POLL_CONTROLLER
3976         dev->poll_controller = sky2_netpoll;
3977 #endif
3978
3979         sky2 = netdev_priv(dev);
3980         sky2->netdev = dev;
3981         sky2->hw = hw;
3982         sky2->msg_enable = netif_msg_init(debug, default_msg);
3983
3984         /* Auto speed and flow control */
3985         sky2->autoneg = AUTONEG_ENABLE;
3986         sky2->flow_mode = FC_BOTH;
3987
3988         sky2->duplex = -1;
3989         sky2->speed = -1;
3990         sky2->advertising = sky2_supported_modes(hw);
3991         sky2->rx_csum = 1;
3992         sky2->wol = wol;
3993
3994         spin_lock_init(&sky2->phy_lock);
3995         sky2->tx_pending = TX_DEF_PENDING;
3996         sky2->rx_pending = RX_DEF_PENDING;
3997
3998         hw->dev[port] = dev;
3999
4000         sky2->port = port;
4001
4002         dev->features |= NETIF_F_TSO | NETIF_F_IP_CSUM | NETIF_F_SG;
4003         if (highmem)
4004                 dev->features |= NETIF_F_HIGHDMA;
4005
4006 #ifdef SKY2_VLAN_TAG_USED
4007         /* The workaround for FE+ status conflicts with VLAN tag detection. */
4008         if (!(sky2->hw->chip_id == CHIP_ID_YUKON_FE_P &&
4009               sky2->hw->chip_rev == CHIP_REV_YU_FE2_A0)) {
4010                 dev->features |= NETIF_F_HW_VLAN_TX | NETIF_F_HW_VLAN_RX;
4011                 dev->vlan_rx_register = sky2_vlan_rx_register;
4012         }
4013 #endif
4014
4015         /* read the mac address */
4016         memcpy_fromio(dev->dev_addr, hw->regs + B2_MAC_1 + port * 8, ETH_ALEN);
4017         memcpy(dev->perm_addr, dev->dev_addr, dev->addr_len);
4018
4019         return dev;
4020 }
4021
4022 static void __devinit sky2_show_addr(struct net_device *dev)
4023 {
4024         const struct sky2_port *sky2 = netdev_priv(dev);
4025         DECLARE_MAC_BUF(mac);
4026
4027         if (netif_msg_probe(sky2))
4028                 printk(KERN_INFO PFX "%s: addr %s\n",
4029                        dev->name, print_mac(mac, dev->dev_addr));
4030 }
4031
4032 /* Handle software interrupt used during MSI test */
4033 static irqreturn_t __devinit sky2_test_intr(int irq, void *dev_id)
4034 {
4035         struct sky2_hw *hw = dev_id;
4036         u32 status = sky2_read32(hw, B0_Y2_SP_ISRC2);
4037
4038         if (status == 0)
4039                 return IRQ_NONE;
4040
4041         if (status & Y2_IS_IRQ_SW) {
4042                 hw->flags |= SKY2_HW_USE_MSI;
4043                 wake_up(&hw->msi_wait);
4044                 sky2_write8(hw, B0_CTST, CS_CL_SW_IRQ);
4045         }
4046         sky2_write32(hw, B0_Y2_SP_ICR, 2);
4047
4048         return IRQ_HANDLED;
4049 }
4050
4051 /* Test interrupt path by forcing a a software IRQ */
4052 static int __devinit sky2_test_msi(struct sky2_hw *hw)
4053 {
4054         struct pci_dev *pdev = hw->pdev;
4055         int err;
4056
4057         init_waitqueue_head (&hw->msi_wait);
4058
4059         sky2_write32(hw, B0_IMSK, Y2_IS_IRQ_SW);
4060
4061         err = request_irq(pdev->irq, sky2_test_intr, 0, DRV_NAME, hw);
4062         if (err) {
4063                 dev_err(&pdev->dev, "cannot assign irq %d\n", pdev->irq);
4064                 return err;
4065         }
4066
4067         sky2_write8(hw, B0_CTST, CS_ST_SW_IRQ);
4068         sky2_read8(hw, B0_CTST);
4069
4070         wait_event_timeout(hw->msi_wait, (hw->flags & SKY2_HW_USE_MSI), HZ/10);
4071
4072         if (!(hw->flags & SKY2_HW_USE_MSI)) {
4073                 /* MSI test failed, go back to INTx mode */
4074                 dev_info(&pdev->dev, "No interrupt generated using MSI, "
4075                          "switching to INTx mode.\n");
4076
4077                 err = -EOPNOTSUPP;
4078                 sky2_write8(hw, B0_CTST, CS_CL_SW_IRQ);
4079         }
4080
4081         sky2_write32(hw, B0_IMSK, 0);
4082         sky2_read32(hw, B0_IMSK);
4083
4084         free_irq(pdev->irq, hw);
4085
4086         return err;
4087 }
4088
4089 static int __devinit pci_wake_enabled(struct pci_dev *dev)
4090 {
4091         int pm  = pci_find_capability(dev, PCI_CAP_ID_PM);
4092         u16 value;
4093
4094         if (!pm)
4095                 return 0;
4096         if (pci_read_config_word(dev, pm + PCI_PM_CTRL, &value))
4097                 return 0;
4098         return value & PCI_PM_CTRL_PME_ENABLE;
4099 }
4100
4101 static int __devinit sky2_probe(struct pci_dev *pdev,
4102                                 const struct pci_device_id *ent)
4103 {
4104         struct net_device *dev;
4105         struct sky2_hw *hw;
4106         int err, using_dac = 0, wol_default;
4107
4108         err = pci_enable_device(pdev);
4109         if (err) {
4110                 dev_err(&pdev->dev, "cannot enable PCI device\n");
4111                 goto err_out;
4112         }
4113
4114         err = pci_request_regions(pdev, DRV_NAME);
4115         if (err) {
4116                 dev_err(&pdev->dev, "cannot obtain PCI resources\n");
4117                 goto err_out_disable;
4118         }
4119
4120         pci_set_master(pdev);
4121
4122         if (sizeof(dma_addr_t) > sizeof(u32) &&
4123             !(err = pci_set_dma_mask(pdev, DMA_64BIT_MASK))) {
4124                 using_dac = 1;
4125                 err = pci_set_consistent_dma_mask(pdev, DMA_64BIT_MASK);
4126                 if (err < 0) {
4127                         dev_err(&pdev->dev, "unable to obtain 64 bit DMA "
4128                                 "for consistent allocations\n");
4129                         goto err_out_free_regions;
4130                 }
4131         } else {
4132                 err = pci_set_dma_mask(pdev, DMA_32BIT_MASK);
4133                 if (err) {
4134                         dev_err(&pdev->dev, "no usable DMA configuration\n");
4135                         goto err_out_free_regions;
4136                 }
4137         }
4138
4139         wol_default = pci_wake_enabled(pdev) ? WAKE_MAGIC : 0;
4140
4141         err = -ENOMEM;
4142         hw = kzalloc(sizeof(*hw), GFP_KERNEL);
4143         if (!hw) {
4144                 dev_err(&pdev->dev, "cannot allocate hardware struct\n");
4145                 goto err_out_free_regions;
4146         }
4147
4148         hw->pdev = pdev;
4149
4150         hw->regs = ioremap_nocache(pci_resource_start(pdev, 0), 0x4000);
4151         if (!hw->regs) {
4152                 dev_err(&pdev->dev, "cannot map device registers\n");
4153                 goto err_out_free_hw;
4154         }
4155
4156 #ifdef __BIG_ENDIAN
4157         /* The sk98lin vendor driver uses hardware byte swapping but
4158          * this driver uses software swapping.
4159          */
4160         {
4161                 u32 reg;
4162                 pci_read_config_dword(pdev,PCI_DEV_REG2, &reg);
4163                 reg &= ~PCI_REV_DESC;
4164                 pci_write_config_dword(pdev, PCI_DEV_REG2, reg);
4165         }
4166 #endif
4167
4168         /* ring for status responses */
4169         hw->st_le = pci_alloc_consistent(pdev, STATUS_LE_BYTES, &hw->st_dma);
4170         if (!hw->st_le)
4171                 goto err_out_iounmap;
4172
4173         err = sky2_init(hw);
4174         if (err)
4175                 goto err_out_iounmap;
4176
4177         dev_info(&pdev->dev, "v%s addr 0x%llx irq %d Yukon-%s (0x%x) rev %d\n",
4178                DRV_VERSION, (unsigned long long)pci_resource_start(pdev, 0),
4179                pdev->irq, yukon2_name[hw->chip_id - CHIP_ID_YUKON_XL],
4180                hw->chip_id, hw->chip_rev);
4181
4182         sky2_reset(hw);
4183
4184         dev = sky2_init_netdev(hw, 0, using_dac, wol_default);
4185         if (!dev) {
4186                 err = -ENOMEM;
4187                 goto err_out_free_pci;
4188         }
4189
4190         if (!disable_msi && pci_enable_msi(pdev) == 0) {
4191                 err = sky2_test_msi(hw);
4192                 if (err == -EOPNOTSUPP)
4193                         pci_disable_msi(pdev);
4194                 else if (err)
4195                         goto err_out_free_netdev;
4196         }
4197
4198         err = register_netdev(dev);
4199         if (err) {
4200                 dev_err(&pdev->dev, "cannot register net device\n");
4201                 goto err_out_free_netdev;
4202         }
4203
4204         netif_napi_add(dev, &hw->napi, sky2_poll, NAPI_WEIGHT);
4205
4206         err = request_irq(pdev->irq, sky2_intr,
4207                           (hw->flags & SKY2_HW_USE_MSI) ? 0 : IRQF_SHARED,
4208                           dev->name, hw);
4209         if (err) {
4210                 dev_err(&pdev->dev, "cannot assign irq %d\n", pdev->irq);
4211                 goto err_out_unregister;
4212         }
4213         sky2_write32(hw, B0_IMSK, Y2_IS_BASE);
4214         napi_enable(&hw->napi);
4215
4216         sky2_show_addr(dev);
4217
4218         if (hw->ports > 1) {
4219                 struct net_device *dev1;
4220
4221                 dev1 = sky2_init_netdev(hw, 1, using_dac, wol_default);
4222                 if (!dev1)
4223                         dev_warn(&pdev->dev, "allocation for second device failed\n");
4224                 else if ((err = register_netdev(dev1))) {
4225                         dev_warn(&pdev->dev,
4226                                  "register of second port failed (%d)\n", err);
4227                         hw->dev[1] = NULL;
4228                         free_netdev(dev1);
4229                 } else
4230                         sky2_show_addr(dev1);
4231         }
4232
4233         setup_timer(&hw->watchdog_timer, sky2_watchdog, (unsigned long) hw);
4234         INIT_WORK(&hw->restart_work, sky2_restart);
4235
4236         pci_set_drvdata(pdev, hw);
4237
4238         return 0;
4239
4240 err_out_unregister:
4241         if (hw->flags & SKY2_HW_USE_MSI)
4242                 pci_disable_msi(pdev);
4243         unregister_netdev(dev);
4244 err_out_free_netdev:
4245         free_netdev(dev);
4246 err_out_free_pci:
4247         sky2_write8(hw, B0_CTST, CS_RST_SET);
4248         pci_free_consistent(pdev, STATUS_LE_BYTES, hw->st_le, hw->st_dma);
4249 err_out_iounmap:
4250         iounmap(hw->regs);
4251 err_out_free_hw:
4252         kfree(hw);
4253 err_out_free_regions:
4254         pci_release_regions(pdev);
4255 err_out_disable:
4256         pci_disable_device(pdev);
4257 err_out:
4258         pci_set_drvdata(pdev, NULL);
4259         return err;
4260 }
4261
4262 static void __devexit sky2_remove(struct pci_dev *pdev)
4263 {
4264         struct sky2_hw *hw = pci_get_drvdata(pdev);
4265         int i;
4266
4267         if (!hw)
4268                 return;
4269
4270         del_timer_sync(&hw->watchdog_timer);
4271         cancel_work_sync(&hw->restart_work);
4272
4273         for (i = hw->ports-1; i >= 0; --i)
4274                 unregister_netdev(hw->dev[i]);
4275
4276         sky2_write32(hw, B0_IMSK, 0);
4277
4278         sky2_power_aux(hw);
4279
4280         sky2_write16(hw, B0_Y2LED, LED_STAT_OFF);
4281         sky2_write8(hw, B0_CTST, CS_RST_SET);
4282         sky2_read8(hw, B0_CTST);
4283
4284         free_irq(pdev->irq, hw);
4285         if (hw->flags & SKY2_HW_USE_MSI)
4286                 pci_disable_msi(pdev);
4287         pci_free_consistent(pdev, STATUS_LE_BYTES, hw->st_le, hw->st_dma);
4288         pci_release_regions(pdev);
4289         pci_disable_device(pdev);
4290
4291         for (i = hw->ports-1; i >= 0; --i)
4292                 free_netdev(hw->dev[i]);
4293
4294         iounmap(hw->regs);
4295         kfree(hw);
4296
4297         pci_set_drvdata(pdev, NULL);
4298 }
4299
4300 #ifdef CONFIG_PM
4301 static int sky2_suspend(struct pci_dev *pdev, pm_message_t state)
4302 {
4303         struct sky2_hw *hw = pci_get_drvdata(pdev);
4304         int i, wol = 0;
4305
4306         if (!hw)
4307                 return 0;
4308
4309         for (i = 0; i < hw->ports; i++) {
4310                 struct net_device *dev = hw->dev[i];
4311                 struct sky2_port *sky2 = netdev_priv(dev);
4312
4313                 if (netif_running(dev))
4314                         sky2_down(dev);
4315
4316                 if (sky2->wol)
4317                         sky2_wol_init(sky2);
4318
4319                 wol |= sky2->wol;
4320         }
4321
4322         sky2_write32(hw, B0_IMSK, 0);
4323         napi_disable(&hw->napi);
4324         sky2_power_aux(hw);
4325
4326         pci_save_state(pdev);
4327         pci_enable_wake(pdev, pci_choose_state(pdev, state), wol);
4328         pci_set_power_state(pdev, pci_choose_state(pdev, state));
4329
4330         return 0;
4331 }
4332
4333 static int sky2_resume(struct pci_dev *pdev)
4334 {
4335         struct sky2_hw *hw = pci_get_drvdata(pdev);
4336         int i, err;
4337
4338         if (!hw)
4339                 return 0;
4340
4341         err = pci_set_power_state(pdev, PCI_D0);
4342         if (err)
4343                 goto out;
4344
4345         err = pci_restore_state(pdev);
4346         if (err)
4347                 goto out;
4348
4349         pci_enable_wake(pdev, PCI_D0, 0);
4350
4351         /* Re-enable all clocks */
4352         if (hw->chip_id == CHIP_ID_YUKON_EX ||
4353             hw->chip_id == CHIP_ID_YUKON_EC_U ||
4354             hw->chip_id == CHIP_ID_YUKON_FE_P)
4355                 pci_write_config_dword(pdev, PCI_DEV_REG3, 0);
4356
4357         sky2_reset(hw);
4358         sky2_write32(hw, B0_IMSK, Y2_IS_BASE);
4359         napi_enable(&hw->napi);
4360
4361         for (i = 0; i < hw->ports; i++) {
4362                 struct net_device *dev = hw->dev[i];
4363                 if (netif_running(dev)) {
4364                         err = sky2_up(dev);
4365                         if (err) {
4366                                 printk(KERN_ERR PFX "%s: could not up: %d\n",
4367                                        dev->name, err);
4368                                 dev_close(dev);
4369                                 goto out;
4370                         }
4371
4372                         sky2_set_multicast(dev);
4373                 }
4374         }
4375
4376         return 0;
4377 out:
4378         dev_err(&pdev->dev, "resume failed (%d)\n", err);
4379         pci_disable_device(pdev);
4380         return err;
4381 }
4382 #endif
4383
4384 static void sky2_shutdown(struct pci_dev *pdev)
4385 {
4386         struct sky2_hw *hw = pci_get_drvdata(pdev);
4387         int i, wol = 0;
4388
4389         if (!hw)
4390                 return;
4391
4392         del_timer_sync(&hw->watchdog_timer);
4393
4394         for (i = 0; i < hw->ports; i++) {
4395                 struct net_device *dev = hw->dev[i];
4396                 struct sky2_port *sky2 = netdev_priv(dev);
4397
4398                 if (sky2->wol) {
4399                         wol = 1;
4400                         sky2_wol_init(sky2);
4401                 }
4402         }
4403
4404         if (wol)
4405                 sky2_power_aux(hw);
4406
4407         pci_enable_wake(pdev, PCI_D3hot, wol);
4408         pci_enable_wake(pdev, PCI_D3cold, wol);
4409
4410         pci_disable_device(pdev);
4411         pci_set_power_state(pdev, PCI_D3hot);
4412
4413 }
4414
4415 static struct pci_driver sky2_driver = {
4416         .name = DRV_NAME,
4417         .id_table = sky2_id_table,
4418         .probe = sky2_probe,
4419         .remove = __devexit_p(sky2_remove),
4420 #ifdef CONFIG_PM
4421         .suspend = sky2_suspend,
4422         .resume = sky2_resume,
4423 #endif
4424         .shutdown = sky2_shutdown,
4425 };
4426
4427 static int __init sky2_init_module(void)
4428 {
4429         sky2_debug_init();
4430         return pci_register_driver(&sky2_driver);
4431 }
4432
4433 static void __exit sky2_cleanup_module(void)
4434 {
4435         pci_unregister_driver(&sky2_driver);
4436         sky2_debug_cleanup();
4437 }
4438
4439 module_init(sky2_init_module);
4440 module_exit(sky2_cleanup_module);
4441
4442 MODULE_DESCRIPTION("Marvell Yukon 2 Gigabit Ethernet driver");
4443 MODULE_AUTHOR("Stephen Hemminger <shemminger@linux-foundation.org>");
4444 MODULE_LICENSE("GPL");
4445 MODULE_VERSION(DRV_VERSION);