drivers/scsi/ata_piix.c

   1 /*
   2  *    ata_piix.c - Intel PATA/SATA controllers
   3  *
   4  *    Maintained by:  Jeff Garzik <jgarzik@pobox.com>
   5  *                  Please ALWAYS copy linux-ide@vger.kernel.org
   6  *                  on emails.
   7  *
   8  *
   9  *      Copyright 2003-2005 Red Hat Inc
  10  *      Copyright 2003-2005 Jeff Garzik
  11  *
  12  *
  13  *      Copyright header from piix.c:
  14  *
  15  *  Copyright (C) 1998-1999 Andrzej Krzysztofowicz, Author and Maintainer
  16  *  Copyright (C) 1998-2000 Andre Hedrick <andre@linux-ide.org>
  17  *  Copyright (C) 2003 Red Hat Inc <alan@redhat.com>
  18  *
  19  *
  20  *  This program is free software; you can redistribute it and/or modify
  21  *  it under the terms of the GNU General Public License as published by
  22  *  the Free Software Foundation; either version 2, or (at your option)
  23  *  any later version.
  24  *
  25  *  This program is distributed in the hope that it will be useful,
  26  *  but WITHOUT ANY WARRANTY; without even the implied warranty of
  27  *  MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  28  *  GNU General Public License for more details.
  29  *
  30  *  You should have received a copy of the GNU General Public License
  31  *  along with this program; see the file COPYING.  If not, write to
  32  *  the Free Software Foundation, 675 Mass Ave, Cambridge, MA 02139, USA.
  33  *
  34  *
  35  *  libata documentation is available via 'make {ps|pdf}docs',
  36  *  as Documentation/DocBook/libata.*
  37  *
  38  *  Hardware documentation available at http://developer.intel.com/
  39  *
  40  * Documentation
  41  *      Publically available from Intel web site. Errata documentation
  42  * is also publically available. As an aide to anyone hacking on this
  43  * driver the list of errata that are relevant is below.going back to
  44  * PIIX4. Older device documentation is now a bit tricky to find.
  45  *
  46  * The chipsets all follow very much the same design. The orginal Triton
  47  * series chipsets do _not_ support independant device timings, but this
  48  * is fixed in Triton II. With the odd mobile exception the chips then
  49  * change little except in gaining more modes until SATA arrives. This
  50  * driver supports only the chips with independant timing (that is those
  51  * with SITRE and the 0x44 timing register). See pata_oldpiix and pata_mpiix
  52  * for the early chip drivers.
  53  *
  54  * Errata of note:
  55  *
  56  * Unfixable
  57  *      PIIX4    errata #9      - Only on ultra obscure hw
  58  *      ICH3     errata #13     - Not observed to affect real hw
  59  *                                by Intel
  60  *
  61  * Things we must deal with
  62  *      PIIX4   errata #10      - BM IDE hang with non UDMA
  63  *                                (must stop/start dma to recover)
  64  *      440MX   errata #15      - As PIIX4 errata #10
  65  *      PIIX4   errata #15      - Must not read control registers
  66  *                                during a PIO transfer
  67  *      440MX   errata #13      - As PIIX4 errata #15
  68  *      ICH2    errata #21      - DMA mode 0 doesn't work right
  69  *      ICH0/1  errata #55      - As ICH2 errata #21
  70  *      ICH2    spec c #9       - Extra operations needed to handle
  71  *                                drive hotswap [NOT YET SUPPORTED]
  72  *      ICH2    spec c #20      - IDE PRD must not cross a 64K boundary
  73  *                                and must be dword aligned
  74  *      ICH2    spec c #24      - UDMA mode 4,5 t85/86 should be 6ns not 3.3
  75  *
  76  * Should have been BIOS fixed:
  77  *      450NX:  errata #19      - DMA hangs on old 450NX
  78  *      450NX:  errata #20      - DMA hangs on old 450NX
  79  *      450NX:  errata #25      - Corruption with DMA on old 450NX
  80  *      ICH3    errata #15      - IDE deadlock under high load
  81  *                                (BIOS must set dev 31 fn 0 bit 23)
  82  *      ICH3    errata #18      - Don't use native mode
  83  */
  84
  85 #include <linux/kernel.h>
  86 #include <linux/module.h>
  87 #include <linux/pci.h>
  88 #include <linux/init.h>
  89 #include <linux/blkdev.h>
  90 #include <linux/delay.h>
  91 #include <linux/device.h>
  92 #include <scsi/scsi_host.h>
  93 #include <linux/libata.h>
  94
  95 #define DRV_NAME        "ata_piix"
  96 #define DRV_VERSION     "1.05"
  97
  98 enum {
  99         PIIX_IOCFG              = 0x54, /* IDE I/O configuration register */
 100         ICH5_PMR                = 0x90, /* port mapping register */
 101         ICH5_PCS                = 0x92, /* port control and status */
 102         PIIX_SCC                = 0x0A, /* sub-class code register */
 103
 104         PIIX_FLAG_AHCI          = (1 << 27), /* AHCI possible */
 105         PIIX_FLAG_CHECKINTR     = (1 << 28), /* make sure PCI INTx enabled */
 106         PIIX_FLAG_COMBINED      = (1 << 29), /* combined mode possible */
 107         /* ICH6/7 use different scheme for map value */
 108         PIIX_FLAG_COMBINED_ICH6 = PIIX_FLAG_COMBINED | (1 << 30),
 109
 110         /* combined mode.  if set, PATA is channel 0.
 111          * if clear, PATA is channel 1.
 112          */
 113         PIIX_COMB_PATA_P0       = (1 << 1),
 114         PIIX_COMB               = (1 << 2), /* combined mode enabled? */
 115
 116         PIIX_PORT_ENABLED       = (1 << 0),
 117         PIIX_PORT_PRESENT       = (1 << 4),
 118
 119         PIIX_80C_PRI            = (1 << 5) | (1 << 4),
 120         PIIX_80C_SEC            = (1 << 7) | (1 << 6),
 121
 122         /* controller IDs */
 123         piix4_pata              = 0,
 124         ich5_pata               = 1,
 125         ich5_sata               = 2,
 126         esb_sata                = 3,
 127         ich6_sata               = 4,
 128         ich6_sata_ahci          = 5,
 129         ich6m_sata_ahci         = 6,
 130
 131         PIIX_AHCI_DEVICE        = 6,
 132 };
 133
 134 static int piix_init_one (struct pci_dev *pdev,
 135                                     const struct pci_device_id *ent);
 136
 137 static int piix_pata_probe_reset(struct ata_port *ap, unsigned int *classes);
 138 static int piix_sata_probe_reset(struct ata_port *ap, unsigned int *classes);
 139 static void piix_set_piomode (struct ata_port *ap, struct ata_device *adev);
 140 static void piix_set_dmamode (struct ata_port *ap, struct ata_device *adev);
 141
 142 static unsigned int in_module_init = 1;
 143
 144 static const struct pci_device_id piix_pci_tbl[] = {
 145 #ifdef ATA_ENABLE_PATA
 146         { 0x8086, 0x7111, PCI_ANY_ID, PCI_ANY_ID, 0, 0, piix4_pata },
 147         { 0x8086, 0x24db, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich5_pata },
 148         { 0x8086, 0x25a2, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich5_pata },
 149 #endif
 150
 151         /* NOTE: The following PCI ids must be kept in sync with the
 152          * list in drivers/pci/quirks.c.
 153          */
 154
 155         /* 82801EB (ICH5) */
 156         { 0x8086, 0x24d1, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich5_sata },
 157         /* 82801EB (ICH5) */
 158         { 0x8086, 0x24df, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich5_sata },
 159         /* 6300ESB (ICH5 variant with broken PCS present bits) */
 160         { 0x8086, 0x25a3, PCI_ANY_ID, PCI_ANY_ID, 0, 0, esb_sata },
 161         /* 6300ESB pretending RAID */
 162         { 0x8086, 0x25b0, PCI_ANY_ID, PCI_ANY_ID, 0, 0, esb_sata },
 163         /* 82801FB/FW (ICH6/ICH6W) */
 164         { 0x8086, 0x2651, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6_sata },
 165         /* 82801FR/FRW (ICH6R/ICH6RW) */
 166         { 0x8086, 0x2652, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6_sata_ahci },
 167         /* 82801FBM ICH6M (ICH6R with only port 0 and 2 implemented) */
 168         { 0x8086, 0x2653, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6m_sata_ahci },
 169         /* 82801GB/GR/GH (ICH7, identical to ICH6) */
 170         { 0x8086, 0x27c0, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6_sata_ahci },
 171         /* 2801GBM/GHM (ICH7M, identical to ICH6M) */
 172         { 0x8086, 0x27c4, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6m_sata_ahci },
 173         /* Enterprise Southbridge 2 (where's the datasheet?) */
 174         { 0x8086, 0x2680, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6_sata_ahci },
 175         /* SATA Controller 1 IDE (ICH8, no datasheet yet) */
 176         { 0x8086, 0x2820, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6_sata_ahci },
 177         /* SATA Controller 2 IDE (ICH8, ditto) */
 178         { 0x8086, 0x2825, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6_sata_ahci },
 179         /* Mobile SATA Controller IDE (ICH8M, ditto) */
 180         { 0x8086, 0x2828, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6m_sata_ahci },
 181
 182         { }     /* terminate list */
 183 };
 184
 185 static struct pci_driver piix_pci_driver = {
 186         .name                   = DRV_NAME,
 187         .id_table               = piix_pci_tbl,
 188         .probe                  = piix_init_one,
 189         .remove                 = ata_pci_remove_one,
 190         .suspend                = ata_pci_device_suspend,
 191         .resume                 = ata_pci_device_resume,
 192 };
 193
 194 static struct scsi_host_template piix_sht = {
 195         .module                 = THIS_MODULE,
 196         .name                   = DRV_NAME,
 197         .ioctl                  = ata_scsi_ioctl,
 198         .queuecommand           = ata_scsi_queuecmd,
 199         .eh_timed_out           = ata_scsi_timed_out,
 200         .eh_strategy_handler    = ata_scsi_error,
 201         .can_queue              = ATA_DEF_QUEUE,
 202         .this_id                = ATA_SHT_THIS_ID,
 203         .sg_tablesize           = LIBATA_MAX_PRD,
 204         .cmd_per_lun            = ATA_SHT_CMD_PER_LUN,
 205         .emulated               = ATA_SHT_EMULATED,
 206         .use_clustering         = ATA_SHT_USE_CLUSTERING,
 207         .proc_name              = DRV_NAME,
 208         .dma_boundary           = ATA_DMA_BOUNDARY,
 209         .slave_configure        = ata_scsi_slave_config,
 210         .bios_param             = ata_std_bios_param,
 211         .resume                 = ata_scsi_device_resume,
 212         .suspend                = ata_scsi_device_suspend,
 213 };
 214
 215 static const struct ata_port_operations piix_pata_ops = {
 216         .port_disable           = ata_port_disable,
 217         .set_piomode            = piix_set_piomode,
 218         .set_dmamode            = piix_set_dmamode,
 219
 220         .tf_load                = ata_tf_load,
 221         .tf_read                = ata_tf_read,
 222         .check_status           = ata_check_status,
 223         .exec_command           = ata_exec_command,
 224         .dev_select             = ata_std_dev_select,
 225
 226         .probe_reset            = piix_pata_probe_reset,
 227
 228         .bmdma_setup            = ata_bmdma_setup,
 229         .bmdma_start            = ata_bmdma_start,
 230         .bmdma_stop             = ata_bmdma_stop,
 231         .bmdma_status           = ata_bmdma_status,
 232         .qc_prep                = ata_qc_prep,
 233         .qc_issue               = ata_qc_issue_prot,
 234
 235         .eng_timeout            = ata_eng_timeout,
 236
 237         .irq_handler            = ata_interrupt,
 238         .irq_clear              = ata_bmdma_irq_clear,
 239
 240         .port_start             = ata_port_start,
 241         .port_stop              = ata_port_stop,
 242         .host_stop              = ata_host_stop,
 243 };
 244
 245 static const struct ata_port_operations piix_sata_ops = {
 246         .port_disable           = ata_port_disable,
 247
 248         .tf_load                = ata_tf_load,
 249         .tf_read                = ata_tf_read,
 250         .check_status           = ata_check_status,
 251         .exec_command           = ata_exec_command,
 252         .dev_select             = ata_std_dev_select,
 253
 254         .probe_reset            = piix_sata_probe_reset,
 255
 256         .bmdma_setup            = ata_bmdma_setup,
 257         .bmdma_start            = ata_bmdma_start,
 258         .bmdma_stop             = ata_bmdma_stop,
 259         .bmdma_status           = ata_bmdma_status,
 260         .qc_prep                = ata_qc_prep,
 261         .qc_issue               = ata_qc_issue_prot,
 262
 263         .eng_timeout            = ata_eng_timeout,
 264
 265         .irq_handler            = ata_interrupt,
 266         .irq_clear              = ata_bmdma_irq_clear,
 267
 268         .port_start             = ata_port_start,
 269         .port_stop              = ata_port_stop,
 270         .host_stop              = ata_host_stop,
 271 };
 272
 273 static struct ata_port_info piix_port_info[] = {
 274         /* piix4_pata */
 275         {
 276                 .sht            = &piix_sht,
 277                 .host_flags     = ATA_FLAG_SLAVE_POSS,
 278                 .pio_mask       = 0x1f, /* pio0-4 */
 279 #if 0
 280                 .mwdma_mask     = 0x06, /* mwdma1-2 */
 281 #else
 282                 .mwdma_mask     = 0x00, /* mwdma broken */
 283 #endif
 284                 .udma_mask      = ATA_UDMA_MASK_40C,
 285                 .port_ops       = &piix_pata_ops,
 286         },
 287
 288         /* ich5_pata */
 289         {
 290                 .sht            = &piix_sht,
 291                 .host_flags     = ATA_FLAG_SLAVE_POSS | PIIX_FLAG_CHECKINTR,
 292                 .pio_mask       = 0x1f, /* pio0-4 */
 293 #if 0
 294                 .mwdma_mask     = 0x06, /* mwdma1-2 */
 295 #else
 296                 .mwdma_mask     = 0x00, /* mwdma broken */
 297 #endif
 298                 .udma_mask      = 0x3f, /* udma0-5 */
 299                 .port_ops       = &piix_pata_ops,
 300         },
 301
 302         /* ich5_sata */
 303         {
 304                 .sht            = &piix_sht,
 305                 .host_flags     = ATA_FLAG_SATA | PIIX_FLAG_COMBINED |
 306                                   PIIX_FLAG_CHECKINTR,
 307                 .pio_mask       = 0x1f, /* pio0-4 */
 308                 .mwdma_mask     = 0x07, /* mwdma0-2 */
 309                 .udma_mask      = 0x7f, /* udma0-6 */
 310                 .port_ops       = &piix_sata_ops,
 311         },
 312
 313         /* i6300esb_sata */
 314         {
 315                 .sht            = &piix_sht,
 316                 .host_flags     = ATA_FLAG_SATA | PIIX_FLAG_COMBINED |
 317                                   PIIX_FLAG_CHECKINTR,
 318                 .pio_mask       = 0x1f, /* pio0-4 */
 319                 .mwdma_mask     = 0x07, /* mwdma0-2 */
 320                 .udma_mask      = 0x7f, /* udma0-6 */
 321                 .port_ops       = &piix_sata_ops,
 322         },
 323
 324         /* ich6_sata */
 325         {
 326                 .sht            = &piix_sht,
 327                 .host_flags     = ATA_FLAG_SATA | PIIX_FLAG_COMBINED_ICH6 |
 328                                   PIIX_FLAG_CHECKINTR | ATA_FLAG_SLAVE_POSS,
 329                 .pio_mask       = 0x1f, /* pio0-4 */
 330                 .mwdma_mask     = 0x07, /* mwdma0-2 */
 331                 .udma_mask      = 0x7f, /* udma0-6 */
 332                 .port_ops       = &piix_sata_ops,
 333         },
 334
 335         /* ich6_sata_ahci */
 336         {
 337                 .sht            = &piix_sht,
 338                 .host_flags     = ATA_FLAG_SATA | PIIX_FLAG_COMBINED_ICH6 |
 339                                   PIIX_FLAG_CHECKINTR | ATA_FLAG_SLAVE_POSS |
 340                                   PIIX_FLAG_AHCI,
 341                 .pio_mask       = 0x1f, /* pio0-4 */
 342                 .mwdma_mask     = 0x07, /* mwdma0-2 */
 343                 .udma_mask      = 0x7f, /* udma0-6 */
 344                 .port_ops       = &piix_sata_ops,
 345         },
 346
 347         /* ich6m_sata_ahci */
 348         {
 349                 .sht            = &piix_sht,
 350                 .host_flags     = ATA_FLAG_SATA | PIIX_FLAG_COMBINED_ICH6 |
 351                                   PIIX_FLAG_CHECKINTR | ATA_FLAG_SLAVE_POSS |
 352                                   PIIX_FLAG_AHCI,
 353                 .pio_mask       = 0x1f, /* pio0-4 */
 354                 .mwdma_mask     = 0x07, /* mwdma0-2 */
 355                 .udma_mask      = 0x7f, /* udma0-6 */
 356                 .port_ops       = &piix_sata_ops,
 357         },
 358 };
 359
 360 static struct pci_bits piix_enable_bits[] = {
 361         { 0x41U, 1U, 0x80UL, 0x80UL },  /* port 0 */
 362         { 0x43U, 1U, 0x80UL, 0x80UL },  /* port 1 */
 363 };
 364
 365 MODULE_AUTHOR("Andre Hedrick, Alan Cox, Andrzej Krzysztofowicz, Jeff Garzik");
 366 MODULE_DESCRIPTION("SCSI low-level driver for Intel PIIX/ICH ATA controllers");
 367 MODULE_LICENSE("GPL");
 368 MODULE_DEVICE_TABLE(pci, piix_pci_tbl);
 369 MODULE_VERSION(DRV_VERSION);
 370
 371 /**
 372  *      piix_pata_cbl_detect - Probe host controller cable detect info
 373  *      @ap: Port for which cable detect info is desired
 374  *
 375  *      Read 80c cable indicator from ATA PCI device's PCI config
 376  *      register.  This register is normally set by firmware (BIOS).
 377  *
 378  *      LOCKING:
 379  *      None (inherited from caller).
 380  */
 381 static void piix_pata_cbl_detect(struct ata_port *ap)
 382 {
 383         struct pci_dev *pdev = to_pci_dev(ap->host_set->dev);
 384         u8 tmp, mask;
 385
 386         /* no 80c support in host controller? */
 387         if ((ap->udma_mask & ~ATA_UDMA_MASK_40C) == 0)
 388                 goto cbl40;
 389
 390         /* check BIOS cable detect results */
 391         mask = ap->hard_port_no == 0 ? PIIX_80C_PRI : PIIX_80C_SEC;
 392         pci_read_config_byte(pdev, PIIX_IOCFG, &tmp);
 393         if ((tmp & mask) == 0)
 394                 goto cbl40;
 395
 396         ap->cbl = ATA_CBL_PATA80;
 397         return;
 398
 399 cbl40:
 400         ap->cbl = ATA_CBL_PATA40;
 401         ap->udma_mask &= ATA_UDMA_MASK_40C;
 402 }
 403
 404 /**
 405  *      piix_pata_probeinit - probeinit for PATA host controller
 406  *      @ap: Target port
 407  *
 408  *      Probeinit including cable detection.
 409  *
 410  *      LOCKING:
 411  *      None (inherited from caller).
 412  */
 413 static void piix_pata_probeinit(struct ata_port *ap)
 414 {
 415         piix_pata_cbl_detect(ap);
 416         ata_std_probeinit(ap);
 417 }
 418
 419 /**
 420  *      piix_pata_probe_reset - Perform reset on PATA port and classify
 421  *      @ap: Port to reset
 422  *      @classes: Resulting classes of attached devices
 423  *
 424  *      Reset PATA phy and classify attached devices.
 425  *
 426  *      LOCKING:
 427  *      None (inherited from caller).
 428  */
 429 static int piix_pata_probe_reset(struct ata_port *ap, unsigned int *classes)
 430 {
 431         struct pci_dev *pdev = to_pci_dev(ap->host_set->dev);
 432
 433         if (!pci_test_config_bits(pdev, &piix_enable_bits[ap->hard_port_no])) {
 434                 printk(KERN_INFO "ata%u: port disabled. ignoring.\n", ap->id);
 435                 return 0;
 436         }
 437
 438         return ata_drive_probe_reset(ap, piix_pata_probeinit,
 439                                      ata_std_softreset, NULL,
 440                                      ata_std_postreset, classes);
 441 }
 442
 443 /**
 444  *      piix_sata_probe - Probe PCI device for present SATA devices
 445  *      @ap: Port associated with the PCI device we wish to probe
 446  *
 447  *      Reads SATA PCI device's PCI config register Port Configuration
 448  *      and Status (PCS) to determine port and device availability.
 449  *
 450  *      LOCKING:
 451  *      None (inherited from caller).
 452  *
 453  *      RETURNS:
 454  *      Non-zero if port is enabled, it may or may not have a device
 455  *      attached in that case (PRESENT bit would only be set if BIOS probe
 456  *      was done). Zero is returned if port is disabled.
 457  */
 458 static int piix_sata_probe (struct ata_port *ap)
 459 {
 460         struct pci_dev *pdev = to_pci_dev(ap->host_set->dev);
 461         int combined = (ap->flags & ATA_FLAG_SLAVE_POSS);
 462         int orig_mask, mask, i;
 463         u8 pcs;
 464
 465         pci_read_config_byte(pdev, ICH5_PCS, &pcs);
 466         orig_mask = (int) pcs & 0xff;
 467
 468         /* TODO: this is vaguely wrong for ICH6 combined mode,
 469          * where only two of the four SATA ports are mapped
 470          * onto a single ATA channel.  It is also vaguely inaccurate
 471          * for ICH5, which has only two ports.  However, this is ok,
 472          * as further device presence detection code will handle
 473          * any false positives produced here.
 474          */
 475
 476         for (i = 0; i < 4; i++) {
 477                 mask = (PIIX_PORT_ENABLED << i);
 478
 479                 if ((orig_mask & mask) == mask)
 480                         if (combined || (i == ap->hard_port_no))
 481                                 return 1;
 482         }
 483
 484         return 0;
 485 }
 486
 487 /**
 488  *      piix_sata_probe_reset - Perform reset on SATA port and classify
 489  *      @ap: Port to reset
 490  *      @classes: Resulting classes of attached devices
 491  *
 492  *      Reset SATA phy and classify attached devices.
 493  *
 494  *      LOCKING:
 495  *      None (inherited from caller).
 496  */
 497 static int piix_sata_probe_reset(struct ata_port *ap, unsigned int *classes)
 498 {
 499         if (!piix_sata_probe(ap)) {
 500                 printk(KERN_INFO "ata%u: SATA port has no device.\n", ap->id);
 501                 return 0;
 502         }
 503
 504         return ata_drive_probe_reset(ap, ata_std_probeinit,
 505                                      ata_std_softreset, NULL,
 506                                      ata_std_postreset, classes);
 507 }
 508
 509 /**
 510  *      piix_set_piomode - Initialize host controller PATA PIO timings
 511  *      @ap: Port whose timings we are configuring
 512  *      @adev: um
 513  *
 514  *      Set PIO mode for device, in host controller PCI config space.
 515  *
 516  *      LOCKING:
 517  *      None (inherited from caller).
 518  */
 519
 520 static void piix_set_piomode (struct ata_port *ap, struct ata_device *adev)
 521 {
 522         unsigned int pio        = adev->pio_mode - XFER_PIO_0;
 523         struct pci_dev *dev     = to_pci_dev(ap->host_set->dev);
 524         unsigned int is_slave   = (adev->devno != 0);
 525         unsigned int master_port= ap->hard_port_no ? 0x42 : 0x40;
 526         unsigned int slave_port = 0x44;
 527         u16 master_data;
 528         u8 slave_data;
 529
 530         static const     /* ISP  RTC */
 531         u8 timings[][2] = { { 0, 0 },
 532                             { 0, 0 },
 533                             { 1, 0 },
 534                             { 2, 1 },
 535                             { 2, 3 }, };
 536
 537         pci_read_config_word(dev, master_port, &master_data);
 538         if (is_slave) {
 539                 master_data |= 0x4000;
 540                 /* enable PPE, IE and TIME */
 541                 master_data |= 0x0070;
 542                 pci_read_config_byte(dev, slave_port, &slave_data);
 543                 slave_data &= (ap->hard_port_no ? 0x0f : 0xf0);
 544                 slave_data |=
 545                         (timings[pio][0] << 2) |
 546                         (timings[pio][1] << (ap->hard_port_no ? 4 : 0));
 547         } else {
 548                 master_data &= 0xccf8;
 549                 /* enable PPE, IE and TIME */
 550                 master_data |= 0x0007;
 551                 master_data |=
 552                         (timings[pio][0] << 12) |
 553                         (timings[pio][1] << 8);
 554         }
 555         pci_write_config_word(dev, master_port, master_data);
 556         if (is_slave)
 557                 pci_write_config_byte(dev, slave_port, slave_data);
 558 }
 559
 560 /**
 561  *      piix_set_dmamode - Initialize host controller PATA PIO timings
 562  *      @ap: Port whose timings we are configuring
 563  *      @adev: um
 564  *      @udma: udma mode, 0 - 6
 565  *
 566  *      Set UDMA mode for device, in host controller PCI config space.
 567  *
 568  *      LOCKING:
 569  *      None (inherited from caller).
 570  */
 571
 572 static void piix_set_dmamode (struct ata_port *ap, struct ata_device *adev)
 573 {
 574         unsigned int udma       = adev->dma_mode; /* FIXME: MWDMA too */
 575         struct pci_dev *dev     = to_pci_dev(ap->host_set->dev);
 576         u8 maslave              = ap->hard_port_no ? 0x42 : 0x40;
 577         u8 speed                = udma;
 578         unsigned int drive_dn   = (ap->hard_port_no ? 2 : 0) + adev->devno;
 579         int a_speed             = 3 << (drive_dn * 4);
 580         int u_flag              = 1 << drive_dn;
 581         int v_flag              = 0x01 << drive_dn;
 582         int w_flag              = 0x10 << drive_dn;
 583         int u_speed             = 0;
 584         int                     sitre;
 585         u16                     reg4042, reg4a;
 586         u8                      reg48, reg54, reg55;
 587
 588         pci_read_config_word(dev, maslave, &reg4042);
 589         DPRINTK("reg4042 = 0x%04x\n", reg4042);
 590         sitre = (reg4042 & 0x4000) ? 1 : 0;
 591         pci_read_config_byte(dev, 0x48, &reg48);
 592         pci_read_config_word(dev, 0x4a, &reg4a);
 593         pci_read_config_byte(dev, 0x54, &reg54);
 594         pci_read_config_byte(dev, 0x55, &reg55);
 595
 596         switch(speed) {
 597                 case XFER_UDMA_4:
 598                 case XFER_UDMA_2:       u_speed = 2 << (drive_dn * 4); break;
 599                 case XFER_UDMA_6:
 600                 case XFER_UDMA_5:
 601                 case XFER_UDMA_3:
 602                 case XFER_UDMA_1:       u_speed = 1 << (drive_dn * 4); break;
 603                 case XFER_UDMA_0:       u_speed = 0 << (drive_dn * 4); break;
 604                 case XFER_MW_DMA_2:
 605                 case XFER_MW_DMA_1:     break;
 606                 default:
 607                         BUG();
 608                         return;
 609         }
 610
 611         if (speed >= XFER_UDMA_0) {
 612                 if (!(reg48 & u_flag))
 613                         pci_write_config_byte(dev, 0x48, reg48 | u_flag);
 614                 if (speed == XFER_UDMA_5) {
 615                         pci_write_config_byte(dev, 0x55, (u8) reg55|w_flag);
 616                 } else {
 617                         pci_write_config_byte(dev, 0x55, (u8) reg55 & ~w_flag);
 618                 }
 619                 if ((reg4a & a_speed) != u_speed)
 620                         pci_write_config_word(dev, 0x4a, (reg4a & ~a_speed) | u_speed);
 621                 if (speed > XFER_UDMA_2) {
 622                         if (!(reg54 & v_flag))
 623                                 pci_write_config_byte(dev, 0x54, reg54 | v_flag);
 624                 } else
 625                         pci_write_config_byte(dev, 0x54, reg54 & ~v_flag);
 626         } else {
 627                 if (reg48 & u_flag)
 628                         pci_write_config_byte(dev, 0x48, reg48 & ~u_flag);
 629                 if (reg4a & a_speed)
 630                         pci_write_config_word(dev, 0x4a, reg4a & ~a_speed);
 631                 if (reg54 & v_flag)
 632                         pci_write_config_byte(dev, 0x54, reg54 & ~v_flag);
 633                 if (reg55 & w_flag)
 634                         pci_write_config_byte(dev, 0x55, (u8) reg55 & ~w_flag);
 635         }
 636 }
 637
 638 #define AHCI_PCI_BAR 5
 639 #define AHCI_GLOBAL_CTL 0x04
 640 #define AHCI_ENABLE (1 << 31)
 641 static int piix_disable_ahci(struct pci_dev *pdev)
 642 {
 643         void __iomem *mmio;
 644         u32 tmp;
 645         int rc = 0;
 646
 647         /* BUG: pci_enable_device has not yet been called.  This
 648          * works because this device is usually set up by BIOS.
 649          */
 650
 651         if (!pci_resource_start(pdev, AHCI_PCI_BAR) ||
 652             !pci_resource_len(pdev, AHCI_PCI_BAR))
 653                 return 0;
 654
 655         mmio = pci_iomap(pdev, AHCI_PCI_BAR, 64);
 656         if (!mmio)
 657                 return -ENOMEM;
 658
 659         tmp = readl(mmio + AHCI_GLOBAL_CTL);
 660         if (tmp & AHCI_ENABLE) {
 661                 tmp &= ~AHCI_ENABLE;
 662                 writel(tmp, mmio + AHCI_GLOBAL_CTL);
 663
 664                 tmp = readl(mmio + AHCI_GLOBAL_CTL);
 665                 if (tmp & AHCI_ENABLE)
 666                         rc = -EIO;
 667         }
 668
 669         pci_iounmap(pdev, mmio);
 670         return rc;
 671 }
 672
 673 /**
 674  *      piix_check_450nx_errata -       Check for problem 450NX setup
 675  *      @ata_dev: the PCI device to check
 676  *
 677  *      Check for the present of 450NX errata #19 and errata #25. If
 678  *      they are found return an error code so we can turn off DMA
 679  */
 680
 681 static int __devinit piix_check_450nx_errata(struct pci_dev *ata_dev)
 682 {
 683         struct pci_dev *pdev = NULL;
 684         u16 cfg;
 685         u8 rev;
 686         int no_piix_dma = 0;
 687
 688         while((pdev = pci_get_device(PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82454NX, pdev)) != NULL)
 689         {
 690                 /* Look for 450NX PXB. Check for problem configurations
 691                    A PCI quirk checks bit 6 already */
 692                 pci_read_config_byte(pdev, PCI_REVISION_ID, &rev);
 693                 pci_read_config_word(pdev, 0x41, &cfg);
 694                 /* Only on the original revision: IDE DMA can hang */
 695                 if(rev == 0x00)
 696                         no_piix_dma = 1;
 697                 /* On all revisions below 5 PXB bus lock must be disabled for IDE */
 698                 else if(cfg & (1<<14) && rev < 5)
 699                         no_piix_dma = 2;
 700         }
 701         if(no_piix_dma)
 702                 dev_printk(KERN_WARNING, &ata_dev->dev, "450NX errata present, disabling IDE DMA.\n");
 703         if(no_piix_dma == 2)
 704                 dev_printk(KERN_WARNING, &ata_dev->dev, "A BIOS update may resolve this.\n");
 705         return no_piix_dma;
 706 }
 707
 708 /**
 709  *      piix_init_one - Register PIIX ATA PCI device with kernel services
 710  *      @pdev: PCI device to register
 711  *      @ent: Entry in piix_pci_tbl matching with @pdev
 712  *
 713  *      Called from kernel PCI layer.  We probe for combined mode (sigh),
 714  *      and then hand over control to libata, for it to do the rest.
 715  *
 716  *      LOCKING:
 717  *      Inherited from PCI layer (may sleep).
 718  *
 719  *      RETURNS:
 720  *      Zero on success, or -ERRNO value.
 721  */
 722
 723 static int piix_init_one (struct pci_dev *pdev, const struct pci_device_id *ent)
 724 {
 725         static int printed_version;
 726         struct ata_port_info *port_info[2];
 727         unsigned int combined = 0;
 728         unsigned int pata_chan = 0, sata_chan = 0;
 729         unsigned long host_flags;
 730
 731         if (!printed_version++)
 732                 dev_printk(KERN_DEBUG, &pdev->dev,
 733                            "version " DRV_VERSION "\n");
 734
 735         /* no hotplugging support (FIXME) */
 736         if (!in_module_init)
 737                 return -ENODEV;
 738
 739         port_info[0] = &piix_port_info[ent->driver_data];
 740         port_info[1] = &piix_port_info[ent->driver_data];
 741
 742         host_flags = port_info[0]->host_flags;
 743
 744         if (host_flags & PIIX_FLAG_AHCI) {
 745                 u8 tmp;
 746                 pci_read_config_byte(pdev, PIIX_SCC, &tmp);
 747                 if (tmp == PIIX_AHCI_DEVICE) {
 748                         int rc = piix_disable_ahci(pdev);
 749                         if (rc)
 750                                 return rc;
 751                 }
 752         }
 753
 754         if (host_flags & PIIX_FLAG_COMBINED) {
 755                 u8 tmp;
 756                 pci_read_config_byte(pdev, ICH5_PMR, &tmp);
 757
 758                 if (host_flags & PIIX_FLAG_COMBINED_ICH6) {
 759                         switch (tmp & 0x3) {
 760                         case 0:
 761                                 break;
 762                         case 1:
 763                                 combined = 1;
 764                                 sata_chan = 1;
 765                                 break;
 766                         case 2:
 767                                 combined = 1;
 768                                 pata_chan = 1;
 769                                 break;
 770                         case 3:
 771                                 dev_printk(KERN_WARNING, &pdev->dev,
 772                                            "invalid MAP value %u\n", tmp);
 773                                 break;
 774                         }
 775                 } else {
 776                         if (tmp & PIIX_COMB) {
 777                                 combined = 1;
 778                                 if (tmp & PIIX_COMB_PATA_P0)
 779                                         sata_chan = 1;
 780                                 else
 781                                         pata_chan = 1;
 782                         }
 783                 }
 784         }
 785
 786         /* On ICH5, some BIOSen disable the interrupt using the
 787          * PCI_COMMAND_INTX_DISABLE bit added in PCI 2.3.
 788          * On ICH6, this bit has the same effect, but only when
 789          * MSI is disabled (and it is disabled, as we don't use
 790          * message-signalled interrupts currently).
 791          */
 792         if (host_flags & PIIX_FLAG_CHECKINTR)
 793                 pci_intx(pdev, 1);
 794
 795         if (combined) {
 796                 port_info[sata_chan] = &piix_port_info[ent->driver_data];
 797                 port_info[sata_chan]->host_flags |= ATA_FLAG_SLAVE_POSS;
 798                 port_info[pata_chan] = &piix_port_info[ich5_pata];
 799
 800                 dev_printk(KERN_WARNING, &pdev->dev,
 801                            "combined mode detected (p=%u, s=%u)\n",
 802                            pata_chan, sata_chan);
 803         }
 804         if (piix_check_450nx_errata(pdev)) {
 805                 /* This writes into the master table but it does not
 806                    really matter for this errata as we will apply it to
 807                    all the PIIX devices on the board */
 808                 port_info[0]->mwdma_mask = 0;
 809                 port_info[0]->udma_mask = 0;
 810                 port_info[1]->mwdma_mask = 0;
 811                 port_info[1]->udma_mask = 0;
 812         }
 813         return ata_pci_init_one(pdev, port_info, 2);
 814 }
 815
 816 static int __init piix_init(void)
 817 {
 818         int rc;
 819
 820         DPRINTK("pci_module_init\n");
 821         rc = pci_module_init(&piix_pci_driver);
 822         if (rc)
 823                 return rc;
 824
 825         in_module_init = 0;
 826
 827         DPRINTK("done\n");
 828         return 0;
 829 }
 830
 831 static void __exit piix_exit(void)
 832 {
 833         pci_unregister_driver(&piix_pci_driver);
 834 }
 835
 836 module_init(piix_init);
 837 module_exit(piix_exit);
 838