drivers/scsi/qla2xxx/qla_def.h

   1 /*
   2  * QLogic Fibre Channel HBA Driver
   3  * Copyright (c)  2003-2008 QLogic Corporation
   4  *
   5  * See LICENSE.qla2xxx for copyright and licensing details.
   6  */
   7 #ifndef __QLA_DEF_H
   8 #define __QLA_DEF_H
   9
  10 #include <linux/kernel.h>
  11 #include <linux/init.h>
  12 #include <linux/types.h>
  13 #include <linux/module.h>
  14 #include <linux/list.h>
  15 #include <linux/pci.h>
  16 #include <linux/dma-mapping.h>
  17 #include <linux/sched.h>
  18 #include <linux/slab.h>
  19 #include <linux/dmapool.h>
  20 #include <linux/mempool.h>
  21 #include <linux/spinlock.h>
  22 #include <linux/completion.h>
  23 #include <linux/interrupt.h>
  24 #include <linux/workqueue.h>
  25 #include <linux/firmware.h>
  26 #include <linux/aer.h>
  27 #include <linux/mutex.h>
  28 #include <asm/semaphore.h>
  29
  30 #include <scsi/scsi.h>
  31 #include <scsi/scsi_host.h>
  32 #include <scsi/scsi_device.h>
  33 #include <scsi/scsi_cmnd.h>
  34 #include <scsi/scsi_transport_fc.h>
  35
  36 #define QLA2XXX_DRIVER_NAME  "qla2xxx"
  37
  38 /*
  39  * We have MAILBOX_REGISTER_COUNT sized arrays in a few places,
  40  * but that's fine as we don't look at the last 24 ones for
  41  * ISP2100 HBAs.
  42  */
  43 #define MAILBOX_REGISTER_COUNT_2100     8
  44 #define MAILBOX_REGISTER_COUNT          32
  45
  46 #define QLA2200A_RISC_ROM_VER   4
  47 #define FPM_2300                6
  48 #define FPM_2310                7
  49
  50 #include "qla_settings.h"
  51
  52 /*
  53  * Data bit definitions
  54  */
  55 #define BIT_0   0x1
  56 #define BIT_1   0x2
  57 #define BIT_2   0x4
  58 #define BIT_3   0x8
  59 #define BIT_4   0x10
  60 #define BIT_5   0x20
  61 #define BIT_6   0x40
  62 #define BIT_7   0x80
  63 #define BIT_8   0x100
  64 #define BIT_9   0x200
  65 #define BIT_10  0x400
  66 #define BIT_11  0x800
  67 #define BIT_12  0x1000
  68 #define BIT_13  0x2000
  69 #define BIT_14  0x4000
  70 #define BIT_15  0x8000
  71 #define BIT_16  0x10000
  72 #define BIT_17  0x20000
  73 #define BIT_18  0x40000
  74 #define BIT_19  0x80000
  75 #define BIT_20  0x100000
  76 #define BIT_21  0x200000
  77 #define BIT_22  0x400000
  78 #define BIT_23  0x800000
  79 #define BIT_24  0x1000000
  80 #define BIT_25  0x2000000
  81 #define BIT_26  0x4000000
  82 #define BIT_27  0x8000000
  83 #define BIT_28  0x10000000
  84 #define BIT_29  0x20000000
  85 #define BIT_30  0x40000000
  86 #define BIT_31  0x80000000
  87
  88 #define LSB(x)  ((uint8_t)(x))
  89 #define MSB(x)  ((uint8_t)((uint16_t)(x) >> 8))
  90
  91 #define LSW(x)  ((uint16_t)(x))
  92 #define MSW(x)  ((uint16_t)((uint32_t)(x) >> 16))
  93
  94 #define LSD(x)  ((uint32_t)((uint64_t)(x)))
  95 #define MSD(x)  ((uint32_t)((((uint64_t)(x)) >> 16) >> 16))
  96
  97
  98 /*
  99  * I/O register
 100 */
 101
 102 #define RD_REG_BYTE(addr)               readb(addr)
 103 #define RD_REG_WORD(addr)               readw(addr)
 104 #define RD_REG_DWORD(addr)              readl(addr)
 105 #define RD_REG_BYTE_RELAXED(addr)       readb_relaxed(addr)
 106 #define RD_REG_WORD_RELAXED(addr)       readw_relaxed(addr)
 107 #define RD_REG_DWORD_RELAXED(addr)      readl_relaxed(addr)
 108 #define WRT_REG_BYTE(addr, data)        writeb(data,addr)
 109 #define WRT_REG_WORD(addr, data)        writew(data,addr)
 110 #define WRT_REG_DWORD(addr, data)       writel(data,addr)
 111
 112 /*
 113  * The ISP2312 v2 chip cannot access the FLASH/GPIO registers via MMIO in an
 114  * 133Mhz slot.
 115  */
 116 #define RD_REG_WORD_PIO(addr)           (inw((unsigned long)addr))
 117 #define WRT_REG_WORD_PIO(addr, data)    (outw(data,(unsigned long)addr))
 118
 119 /*
 120  * Fibre Channel device definitions.
 121  */
 122 #define WWN_SIZE                8       /* Size of WWPN, WWN & WWNN */
 123 #define MAX_FIBRE_DEVICES       512
 124 #define MAX_FIBRE_LUNS          0xFFFF
 125 #define MAX_RSCN_COUNT          32
 126 #define MAX_HOST_COUNT          16
 127
 128 /*
 129  * Host adapter default definitions.
 130  */
 131 #define MAX_BUSES               1  /* We only have one bus today */
 132 #define MAX_TARGETS_2100        MAX_FIBRE_DEVICES
 133 #define MAX_TARGETS_2200        MAX_FIBRE_DEVICES
 134 #define MIN_LUNS                8
 135 #define MAX_LUNS                MAX_FIBRE_LUNS
 136 #define MAX_CMDS_PER_LUN        255
 137
 138 /*
 139  * Fibre Channel device definitions.
 140  */
 141 #define SNS_LAST_LOOP_ID_2100   0xfe
 142 #define SNS_LAST_LOOP_ID_2300   0x7ff
 143
 144 #define LAST_LOCAL_LOOP_ID      0x7d
 145 #define SNS_FL_PORT             0x7e
 146 #define FABRIC_CONTROLLER       0x7f
 147 #define SIMPLE_NAME_SERVER      0x80
 148 #define SNS_FIRST_LOOP_ID       0x81
 149 #define MANAGEMENT_SERVER       0xfe
 150 #define BROADCAST               0xff
 151
 152 /*
 153  * There is no correspondence between an N-PORT id and an AL_PA.  Therefore the
 154  * valid range of an N-PORT id is 0 through 0x7ef.
 155  */
 156 #define NPH_LAST_HANDLE         0x7ef
 157 #define NPH_MGMT_SERVER         0x7fa           /*  FFFFFA */
 158 #define NPH_SNS                 0x7fc           /*  FFFFFC */
 159 #define NPH_FABRIC_CONTROLLER   0x7fd           /*  FFFFFD */
 160 #define NPH_F_PORT              0x7fe           /*  FFFFFE */
 161 #define NPH_IP_BROADCAST        0x7ff           /*  FFFFFF */
 162
 163 #define MAX_CMDSZ       16              /* SCSI maximum CDB size. */
 164 #include "qla_fw.h"
 165
 166 /*
 167  * Timeout timer counts in seconds
 168  */
 169 #define PORT_RETRY_TIME                 1
 170 #define LOOP_DOWN_TIMEOUT               60
 171 #define LOOP_DOWN_TIME                  255     /* 240 */
 172 #define LOOP_DOWN_RESET                 (LOOP_DOWN_TIME - 30)
 173
 174 /* Maximum outstanding commands in ISP queues (1-65535) */
 175 #define MAX_OUTSTANDING_COMMANDS        1024
 176
 177 /* ISP request and response entry counts (37-65535) */
 178 #define REQUEST_ENTRY_CNT_2100          128     /* Number of request entries. */
 179 #define REQUEST_ENTRY_CNT_2200          2048    /* Number of request entries. */
 180 #define REQUEST_ENTRY_CNT_2XXX_EXT_MEM  4096    /* Number of request entries. */
 181 #define REQUEST_ENTRY_CNT_24XX          4096    /* Number of request entries. */
 182 #define RESPONSE_ENTRY_CNT_2100         64      /* Number of response entries.*/
 183 #define RESPONSE_ENTRY_CNT_2300         512     /* Number of response entries.*/
 184
 185 /*
 186  * SCSI Request Block
 187  */
 188 typedef struct srb {
 189         struct scsi_qla_host *ha;       /* HA the SP is queued on */
 190         struct fc_port *fcport;
 191
 192         struct scsi_cmnd *cmd;          /* Linux SCSI command pkt */
 193
 194         uint16_t flags;
 195
 196         /* Single transfer DMA context */
 197         dma_addr_t dma_handle;
 198
 199         uint32_t request_sense_length;
 200         uint8_t *request_sense_ptr;
 201 } srb_t;
 202
 203 /*
 204  * SRB flag definitions
 205  */
 206 #define SRB_TIMEOUT             BIT_0   /* Command timed out */
 207 #define SRB_DMA_VALID           BIT_1   /* Command sent to ISP */
 208 #define SRB_WATCHDOG            BIT_2   /* Command on watchdog list */
 209 #define SRB_ABORT_PENDING       BIT_3   /* Command abort sent to device */
 210
 211 #define SRB_ABORTED             BIT_4   /* Command aborted command already */
 212 #define SRB_RETRY               BIT_5   /* Command needs retrying */
 213 #define SRB_GOT_SENSE           BIT_6   /* Command has sense data */
 214 #define SRB_FAILOVER            BIT_7   /* Command in failover state */
 215
 216 #define SRB_BUSY                BIT_8   /* Command is in busy retry state */
 217 #define SRB_FO_CANCEL           BIT_9   /* Command don't need to do failover */
 218 #define SRB_IOCTL               BIT_10  /* IOCTL command. */
 219 #define SRB_TAPE                BIT_11  /* FCP2 (Tape) command. */
 220
 221 /*
 222  * ISP I/O Register Set structure definitions.
 223  */
 224 struct device_reg_2xxx {
 225         uint16_t flash_address;         /* Flash BIOS address */
 226         uint16_t flash_data;            /* Flash BIOS data */
 227         uint16_t unused_1[1];           /* Gap */
 228         uint16_t ctrl_status;           /* Control/Status */
 229 #define CSR_FLASH_64K_BANK      BIT_3   /* Flash upper 64K bank select */
 230 #define CSR_FLASH_ENABLE        BIT_1   /* Flash BIOS Read/Write enable */
 231 #define CSR_ISP_SOFT_RESET      BIT_0   /* ISP soft reset */
 232
 233         uint16_t ictrl;                 /* Interrupt control */
 234 #define ICR_EN_INT              BIT_15  /* ISP enable interrupts. */
 235 #define ICR_EN_RISC             BIT_3   /* ISP enable RISC interrupts. */
 236
 237         uint16_t istatus;               /* Interrupt status */
 238 #define ISR_RISC_INT            BIT_3   /* RISC interrupt */
 239
 240         uint16_t semaphore;             /* Semaphore */
 241         uint16_t nvram;                 /* NVRAM register. */
 242 #define NVR_DESELECT            0
 243 #define NVR_BUSY                BIT_15
 244 #define NVR_WRT_ENABLE          BIT_14  /* Write enable */
 245 #define NVR_PR_ENABLE           BIT_13  /* Protection register enable */
 246 #define NVR_DATA_IN             BIT_3
 247 #define NVR_DATA_OUT            BIT_2
 248 #define NVR_SELECT              BIT_1
 249 #define NVR_CLOCK               BIT_0
 250
 251 #define NVR_WAIT_CNT            20000
 252
 253         union {
 254                 struct {
 255                         uint16_t mailbox0;
 256                         uint16_t mailbox1;
 257                         uint16_t mailbox2;
 258                         uint16_t mailbox3;
 259                         uint16_t mailbox4;
 260                         uint16_t mailbox5;
 261                         uint16_t mailbox6;
 262                         uint16_t mailbox7;
 263                         uint16_t unused_2[59];  /* Gap */
 264                 } __attribute__((packed)) isp2100;
 265                 struct {
 266                                                 /* Request Queue */
 267                         uint16_t req_q_in;      /*  In-Pointer */
 268                         uint16_t req_q_out;     /*  Out-Pointer */
 269                                                 /* Response Queue */
 270                         uint16_t rsp_q_in;      /*  In-Pointer */
 271                         uint16_t rsp_q_out;     /*  Out-Pointer */
 272
 273                                                 /* RISC to Host Status */
 274                         uint32_t host_status;
 275 #define HSR_RISC_INT            BIT_15  /* RISC interrupt */
 276 #define HSR_RISC_PAUSED         BIT_8   /* RISC Paused */
 277
 278                                         /* Host to Host Semaphore */
 279                         uint16_t host_semaphore;
 280                         uint16_t unused_3[17];  /* Gap */
 281                         uint16_t mailbox0;
 282                         uint16_t mailbox1;
 283                         uint16_t mailbox2;
 284                         uint16_t mailbox3;
 285                         uint16_t mailbox4;
 286                         uint16_t mailbox5;
 287                         uint16_t mailbox6;
 288                         uint16_t mailbox7;
 289                         uint16_t mailbox8;
 290                         uint16_t mailbox9;
 291                         uint16_t mailbox10;
 292                         uint16_t mailbox11;
 293                         uint16_t mailbox12;
 294                         uint16_t mailbox13;
 295                         uint16_t mailbox14;
 296                         uint16_t mailbox15;
 297                         uint16_t mailbox16;
 298                         uint16_t mailbox17;
 299                         uint16_t mailbox18;
 300                         uint16_t mailbox19;
 301                         uint16_t mailbox20;
 302                         uint16_t mailbox21;
 303                         uint16_t mailbox22;
 304                         uint16_t mailbox23;
 305                         uint16_t mailbox24;
 306                         uint16_t mailbox25;
 307                         uint16_t mailbox26;
 308                         uint16_t mailbox27;
 309                         uint16_t mailbox28;
 310                         uint16_t mailbox29;
 311                         uint16_t mailbox30;
 312                         uint16_t mailbox31;
 313                         uint16_t fb_cmd;
 314                         uint16_t unused_4[10];  /* Gap */
 315                 } __attribute__((packed)) isp2300;
 316         } u;
 317
 318         uint16_t fpm_diag_config;
 319         uint16_t unused_5[0x4];         /* Gap */
 320         uint16_t risc_hw;
 321         uint16_t unused_5_1;            /* Gap */
 322         uint16_t pcr;                   /* Processor Control Register. */
 323         uint16_t unused_6[0x5];         /* Gap */
 324         uint16_t mctr;                  /* Memory Configuration and Timing. */
 325         uint16_t unused_7[0x3];         /* Gap */
 326         uint16_t fb_cmd_2100;           /* Unused on 23XX */
 327         uint16_t unused_8[0x3];         /* Gap */
 328         uint16_t hccr;                  /* Host command & control register. */
 329 #define HCCR_HOST_INT           BIT_7   /* Host interrupt bit */
 330 #define HCCR_RISC_PAUSE         BIT_5   /* Pause mode bit */
 331                                         /* HCCR commands */
 332 #define HCCR_RESET_RISC         0x1000  /* Reset RISC */
 333 #define HCCR_PAUSE_RISC         0x2000  /* Pause RISC */
 334 #define HCCR_RELEASE_RISC       0x3000  /* Release RISC from reset. */
 335 #define HCCR_SET_HOST_INT       0x5000  /* Set host interrupt */
 336 #define HCCR_CLR_HOST_INT       0x6000  /* Clear HOST interrupt */
 337 #define HCCR_CLR_RISC_INT       0x7000  /* Clear RISC interrupt */
 338 #define HCCR_DISABLE_PARITY_PAUSE 0x4001 /* Disable parity error RISC pause. */
 339 #define HCCR_ENABLE_PARITY      0xA000  /* Enable PARITY interrupt */
 340
 341         uint16_t unused_9[5];           /* Gap */
 342         uint16_t gpiod;                 /* GPIO Data register. */
 343         uint16_t gpioe;                 /* GPIO Enable register. */
 344 #define GPIO_LED_MASK                   0x00C0
 345 #define GPIO_LED_GREEN_OFF_AMBER_OFF    0x0000
 346 #define GPIO_LED_GREEN_ON_AMBER_OFF     0x0040
 347 #define GPIO_LED_GREEN_OFF_AMBER_ON     0x0080
 348 #define GPIO_LED_GREEN_ON_AMBER_ON      0x00C0
 349 #define GPIO_LED_ALL_OFF                0x0000
 350 #define GPIO_LED_RED_ON_OTHER_OFF       0x0001  /* isp2322 */
 351 #define GPIO_LED_RGA_ON                 0x00C1  /* isp2322: red green amber */
 352
 353         union {
 354                 struct {
 355                         uint16_t unused_10[8];  /* Gap */
 356                         uint16_t mailbox8;
 357                         uint16_t mailbox9;
 358                         uint16_t mailbox10;
 359                         uint16_t mailbox11;
 360                         uint16_t mailbox12;
 361                         uint16_t mailbox13;
 362                         uint16_t mailbox14;
 363                         uint16_t mailbox15;
 364                         uint16_t mailbox16;
 365                         uint16_t mailbox17;
 366                         uint16_t mailbox18;
 367                         uint16_t mailbox19;
 368                         uint16_t mailbox20;
 369                         uint16_t mailbox21;
 370                         uint16_t mailbox22;
 371                         uint16_t mailbox23;     /* Also probe reg. */
 372                 } __attribute__((packed)) isp2200;
 373         } u_end;
 374 };
 375
 376 typedef union {
 377                 struct device_reg_2xxx isp;
 378                 struct device_reg_24xx isp24;
 379 } device_reg_t;
 380
 381 #define ISP_REQ_Q_IN(ha, reg) \
 382         (IS_QLA2100(ha) || IS_QLA2200(ha) ? \
 383          &(reg)->u.isp2100.mailbox4 : \
 384          &(reg)->u.isp2300.req_q_in)
 385 #define ISP_REQ_Q_OUT(ha, reg) \
 386         (IS_QLA2100(ha) || IS_QLA2200(ha) ? \
 387          &(reg)->u.isp2100.mailbox4 : \
 388          &(reg)->u.isp2300.req_q_out)
 389 #define ISP_RSP_Q_IN(ha, reg) \
 390         (IS_QLA2100(ha) || IS_QLA2200(ha) ? \
 391          &(reg)->u.isp2100.mailbox5 : \
 392          &(reg)->u.isp2300.rsp_q_in)
 393 #define ISP_RSP_Q_OUT(ha, reg) \
 394         (IS_QLA2100(ha) || IS_QLA2200(ha) ? \
 395          &(reg)->u.isp2100.mailbox5 : \
 396          &(reg)->u.isp2300.rsp_q_out)
 397
 398 #define MAILBOX_REG(ha, reg, num) \
 399         (IS_QLA2100(ha) || IS_QLA2200(ha) ? \
 400          (num < 8 ? \
 401           &(reg)->u.isp2100.mailbox0 + (num) : \
 402           &(reg)->u_end.isp2200.mailbox8 + (num) - 8) : \
 403          &(reg)->u.isp2300.mailbox0 + (num))
 404 #define RD_MAILBOX_REG(ha, reg, num) \
 405         RD_REG_WORD(MAILBOX_REG(ha, reg, num))
 406 #define WRT_MAILBOX_REG(ha, reg, num, data) \
 407         WRT_REG_WORD(MAILBOX_REG(ha, reg, num), data)
 408
 409 #define FB_CMD_REG(ha, reg) \
 410         (IS_QLA2100(ha) || IS_QLA2200(ha) ? \
 411          &(reg)->fb_cmd_2100 : \
 412          &(reg)->u.isp2300.fb_cmd)
 413 #define RD_FB_CMD_REG(ha, reg) \
 414         RD_REG_WORD(FB_CMD_REG(ha, reg))
 415 #define WRT_FB_CMD_REG(ha, reg, data) \
 416         WRT_REG_WORD(FB_CMD_REG(ha, reg), data)
 417
 418 typedef struct {
 419         uint32_t        out_mb;         /* outbound from driver */
 420         uint32_t        in_mb;                  /* Incoming from RISC */
 421         uint16_t        mb[MAILBOX_REGISTER_COUNT];
 422         long            buf_size;
 423         void            *bufp;
 424         uint32_t        tov;
 425         uint8_t         flags;
 426 #define MBX_DMA_IN      BIT_0
 427 #define MBX_DMA_OUT     BIT_1
 428 #define IOCTL_CMD       BIT_2
 429 } mbx_cmd_t;
 430
 431 #define MBX_TOV_SECONDS 30
 432
 433 /*
 434  *  ISP product identification definitions in mailboxes after reset.
 435  */
 436 #define PROD_ID_1               0x4953
 437 #define PROD_ID_2               0x0000
 438 #define PROD_ID_2a              0x5020
 439 #define PROD_ID_3               0x2020
 440
 441 /*
 442  * ISP mailbox Self-Test status codes
 443  */
 444 #define MBS_FRM_ALIVE           0       /* Firmware Alive. */
 445 #define MBS_CHKSUM_ERR          1       /* Checksum Error. */
 446 #define MBS_BUSY                4       /* Busy. */
 447
 448 /*
 449  * ISP mailbox command complete status codes
 450  */
 451 #define MBS_COMMAND_COMPLETE            0x4000
 452 #define MBS_INVALID_COMMAND             0x4001
 453 #define MBS_HOST_INTERFACE_ERROR        0x4002
 454 #define MBS_TEST_FAILED                 0x4003
 455 #define MBS_COMMAND_ERROR               0x4005
 456 #define MBS_COMMAND_PARAMETER_ERROR     0x4006
 457 #define MBS_PORT_ID_USED                0x4007
 458 #define MBS_LOOP_ID_USED                0x4008
 459 #define MBS_ALL_IDS_IN_USE              0x4009
 460 #define MBS_NOT_LOGGED_IN               0x400A
 461 #define MBS_LINK_DOWN_ERROR             0x400B
 462 #define MBS_DIAG_ECHO_TEST_ERROR        0x400C
 463
 464 /*
 465  * ISP mailbox asynchronous event status codes
 466  */
 467 #define MBA_ASYNC_EVENT         0x8000  /* Asynchronous event. */
 468 #define MBA_RESET               0x8001  /* Reset Detected. */
 469 #define MBA_SYSTEM_ERR          0x8002  /* System Error. */
 470 #define MBA_REQ_TRANSFER_ERR    0x8003  /* Request Transfer Error. */
 471 #define MBA_RSP_TRANSFER_ERR    0x8004  /* Response Transfer Error. */
 472 #define MBA_WAKEUP_THRES        0x8005  /* Request Queue Wake-up. */
 473 #define MBA_LIP_OCCURRED        0x8010  /* Loop Initialization Procedure */
 474                                         /* occurred. */
 475 #define MBA_LOOP_UP             0x8011  /* FC Loop UP. */
 476 #define MBA_LOOP_DOWN           0x8012  /* FC Loop Down. */
 477 #define MBA_LIP_RESET           0x8013  /* LIP reset occurred. */
 478 #define MBA_PORT_UPDATE         0x8014  /* Port Database update. */
 479 #define MBA_RSCN_UPDATE         0x8015  /* Register State Chg Notification. */
 480 #define MBA_LIP_F8              0x8016  /* Received a LIP F8. */
 481 #define MBA_LOOP_INIT_ERR       0x8017  /* Loop Initialization Error. */
 482 #define MBA_FABRIC_AUTH_REQ     0x801b  /* Fabric Authentication Required. */
 483 #define MBA_SCSI_COMPLETION     0x8020  /* SCSI Command Complete. */
 484 #define MBA_CTIO_COMPLETION     0x8021  /* CTIO Complete. */
 485 #define MBA_IP_COMPLETION       0x8022  /* IP Transmit Command Complete. */
 486 #define MBA_IP_RECEIVE          0x8023  /* IP Received. */
 487 #define MBA_IP_BROADCAST        0x8024  /* IP Broadcast Received. */
 488 #define MBA_IP_LOW_WATER_MARK   0x8025  /* IP Low Water Mark reached. */
 489 #define MBA_IP_RCV_BUFFER_EMPTY 0x8026  /* IP receive buffer queue empty. */
 490 #define MBA_IP_HDR_DATA_SPLIT   0x8027  /* IP header/data splitting feature */
 491                                         /* used. */
 492 #define MBA_TRACE_NOTIFICATION  0x8028  /* Trace/Diagnostic notification. */
 493 #define MBA_POINT_TO_POINT      0x8030  /* Point to point mode. */
 494 #define MBA_CMPLT_1_16BIT       0x8031  /* Completion 1 16bit IOSB. */
 495 #define MBA_CMPLT_2_16BIT       0x8032  /* Completion 2 16bit IOSB. */
 496 #define MBA_CMPLT_3_16BIT       0x8033  /* Completion 3 16bit IOSB. */
 497 #define MBA_CMPLT_4_16BIT       0x8034  /* Completion 4 16bit IOSB. */
 498 #define MBA_CMPLT_5_16BIT       0x8035  /* Completion 5 16bit IOSB. */
 499 #define MBA_CHG_IN_CONNECTION   0x8036  /* Change in connection mode. */
 500 #define MBA_RIO_RESPONSE        0x8040  /* RIO response queue update. */
 501 #define MBA_ZIO_RESPONSE        0x8040  /* ZIO response queue update. */
 502 #define MBA_CMPLT_2_32BIT       0x8042  /* Completion 2 32bit IOSB. */
 503 #define MBA_BYPASS_NOTIFICATION 0x8043  /* Auto bypass notification. */
 504 #define MBA_DISCARD_RND_FRAME   0x8048  /* discard RND frame due to error. */
 505 #define MBA_REJECTED_FCP_CMD    0x8049  /* rejected FCP_CMD. */
 506
 507 /*
 508  * Firmware options 1, 2, 3.
 509  */
 510 #define FO1_AE_ON_LIPF8                 BIT_0
 511 #define FO1_AE_ALL_LIP_RESET            BIT_1
 512 #define FO1_CTIO_RETRY                  BIT_3
 513 #define FO1_DISABLE_LIP_F7_SW           BIT_4
 514 #define FO1_DISABLE_100MS_LOS_WAIT      BIT_5
 515 #define FO1_DISABLE_GPIO6_7             BIT_6   /* LED bits */
 516 #define FO1_AE_ON_LOOP_INIT_ERR         BIT_7
 517 #define FO1_SET_EMPHASIS_SWING          BIT_8
 518 #define FO1_AE_AUTO_BYPASS              BIT_9
 519 #define FO1_ENABLE_PURE_IOCB            BIT_10
 520 #define FO1_AE_PLOGI_RJT                BIT_11
 521 #define FO1_ENABLE_ABORT_SEQUENCE       BIT_12
 522 #define FO1_AE_QUEUE_FULL               BIT_13
 523
 524 #define FO2_ENABLE_ATIO_TYPE_3          BIT_0
 525 #define FO2_REV_LOOPBACK                BIT_1
 526
 527 #define FO3_ENABLE_EMERG_IOCB           BIT_0
 528 #define FO3_AE_RND_ERROR                BIT_1
 529
 530 /* 24XX additional firmware options */
 531 #define ADD_FO_COUNT                    3
 532 #define ADD_FO1_DISABLE_GPIO_LED_CTRL   BIT_6   /* LED bits */
 533 #define ADD_FO1_ENABLE_PUREX_IOCB       BIT_10
 534
 535 #define ADD_FO2_ENABLE_SEL_CLS2         BIT_5
 536
 537 #define ADD_FO3_NO_ABT_ON_LINK_DOWN     BIT_14
 538
 539 /*
 540  * ISP mailbox commands
 541  */
 542 #define MBC_LOAD_RAM                    1       /* Load RAM. */
 543 #define MBC_EXECUTE_FIRMWARE            2       /* Execute firmware. */
 544 #define MBC_WRITE_RAM_WORD              4       /* Write RAM word. */
 545 #define MBC_READ_RAM_WORD               5       /* Read RAM word. */
 546 #define MBC_MAILBOX_REGISTER_TEST       6       /* Wrap incoming mailboxes */
 547 #define MBC_VERIFY_CHECKSUM             7       /* Verify checksum. */
 548 #define MBC_GET_FIRMWARE_VERSION        8       /* Get firmware revision. */
 549 #define MBC_LOAD_RISC_RAM               9       /* Load RAM command. */
 550 #define MBC_DUMP_RISC_RAM               0xa     /* Dump RAM command. */
 551 #define MBC_LOAD_RISC_RAM_EXTENDED      0xb     /* Load RAM extended. */
 552 #define MBC_DUMP_RISC_RAM_EXTENDED      0xc     /* Dump RAM extended. */
 553 #define MBC_WRITE_RAM_WORD_EXTENDED     0xd     /* Write RAM word extended */
 554 #define MBC_READ_RAM_EXTENDED           0xf     /* Read RAM extended. */
 555 #define MBC_IOCB_COMMAND                0x12    /* Execute IOCB command. */
 556 #define MBC_STOP_FIRMWARE               0x14    /* Stop firmware. */
 557 #define MBC_ABORT_COMMAND               0x15    /* Abort IOCB command. */
 558 #define MBC_ABORT_DEVICE                0x16    /* Abort device (ID/LUN). */
 559 #define MBC_ABORT_TARGET                0x17    /* Abort target (ID). */
 560 #define MBC_RESET                       0x18    /* Reset. */
 561 #define MBC_GET_ADAPTER_LOOP_ID         0x20    /* Get loop id of ISP2200. */
 562 #define MBC_GET_RETRY_COUNT             0x22    /* Get f/w retry cnt/delay. */
 563 #define MBC_DISABLE_VI                  0x24    /* Disable VI operation. */
 564 #define MBC_ENABLE_VI                   0x25    /* Enable VI operation. */
 565 #define MBC_GET_FIRMWARE_OPTION         0x28    /* Get Firmware Options. */
 566 #define MBC_SET_FIRMWARE_OPTION         0x38    /* Set Firmware Options. */
 567 #define MBC_LOOP_PORT_BYPASS            0x40    /* Loop Port Bypass. */
 568 #define MBC_LOOP_PORT_ENABLE            0x41    /* Loop Port Enable. */
 569 #define MBC_GET_RESOURCE_COUNTS         0x42    /* Get Resource Counts. */
 570 #define MBC_NON_PARTICIPATE             0x43    /* Non-Participating Mode. */
 571 #define MBC_DIAGNOSTIC_ECHO             0x44    /* Diagnostic echo. */
 572 #define MBC_DIAGNOSTIC_LOOP_BACK        0x45    /* Diagnostic loop back. */
 573 #define MBC_ONLINE_SELF_TEST            0x46    /* Online self-test. */
 574 #define MBC_ENHANCED_GET_PORT_DATABASE  0x47    /* Get port database + login */
 575 #define MBC_RESET_LINK_STATUS           0x52    /* Reset Link Error Status */
 576 #define MBC_IOCB_COMMAND_A64            0x54    /* Execute IOCB command (64) */
 577 #define MBC_SEND_RNID_ELS               0x57    /* Send RNID ELS request */
 578 #define MBC_SET_RNID_PARAMS             0x59    /* Set RNID parameters */
 579 #define MBC_GET_RNID_PARAMS             0x5a    /* Data Rate */
 580 #define MBC_DATA_RATE                   0x5d    /* Get RNID parameters */
 581 #define MBC_INITIALIZE_FIRMWARE         0x60    /* Initialize firmware */
 582 #define MBC_INITIATE_LIP                0x62    /* Initiate Loop */
 583                                                 /* Initialization Procedure */
 584 #define MBC_GET_FC_AL_POSITION_MAP      0x63    /* Get FC_AL Position Map. */
 585 #define MBC_GET_PORT_DATABASE           0x64    /* Get Port Database. */
 586 #define MBC_CLEAR_ACA                   0x65    /* Clear ACA. */
 587 #define MBC_TARGET_RESET                0x66    /* Target Reset. */
 588 #define MBC_CLEAR_TASK_SET              0x67    /* Clear Task Set. */
 589 #define MBC_ABORT_TASK_SET              0x68    /* Abort Task Set. */
 590 #define MBC_GET_FIRMWARE_STATE          0x69    /* Get firmware state. */
 591 #define MBC_GET_PORT_NAME               0x6a    /* Get port name. */
 592 #define MBC_GET_LINK_STATUS             0x6b    /* Get port link status. */
 593 #define MBC_LIP_RESET                   0x6c    /* LIP reset. */
 594 #define MBC_SEND_SNS_COMMAND            0x6e    /* Send Simple Name Server */
 595                                                 /* commandd. */
 596 #define MBC_LOGIN_FABRIC_PORT           0x6f    /* Login fabric port. */
 597 #define MBC_SEND_CHANGE_REQUEST         0x70    /* Send Change Request. */
 598 #define MBC_LOGOUT_FABRIC_PORT          0x71    /* Logout fabric port. */
 599 #define MBC_LIP_FULL_LOGIN              0x72    /* Full login LIP. */
 600 #define MBC_LOGIN_LOOP_PORT             0x74    /* Login Loop Port. */
 601 #define MBC_PORT_NODE_NAME_LIST         0x75    /* Get port/node name list. */
 602 #define MBC_INITIALIZE_RECEIVE_QUEUE    0x77    /* Initialize receive queue */
 603 #define MBC_UNLOAD_IP                   0x79    /* Shutdown IP */
 604 #define MBC_GET_ID_LIST                 0x7C    /* Get Port ID list. */
 605 #define MBC_SEND_LFA_COMMAND            0x7D    /* Send Loop Fabric Address */
 606 #define MBC_LUN_RESET                   0x7E    /* Send LUN reset */
 607
 608 /*
 609  * ISP24xx mailbox commands
 610  */
 611 #define MBC_SERDES_PARAMS               0x10    /* Serdes Tx Parameters. */
 612 #define MBC_GET_IOCB_STATUS             0x12    /* Get IOCB status command. */
 613 #define MBC_PORT_PARAMS                 0x1A    /* Port iDMA Parameters. */
 614 #define MBC_GET_TIMEOUT_PARAMS          0x22    /* Get FW timeouts. */
 615 #define MBC_TRACE_CONTROL               0x27    /* Trace control command. */
 616 #define MBC_GEN_SYSTEM_ERROR            0x2a    /* Generate System Error. */
 617 #define MBC_READ_SFP                    0x31    /* Read SFP Data. */
 618 #define MBC_SET_TIMEOUT_PARAMS          0x32    /* Set FW timeouts. */
 619 #define MBC_MID_INITIALIZE_FIRMWARE     0x48    /* MID Initialize firmware. */
 620 #define MBC_MID_GET_VP_DATABASE         0x49    /* MID Get VP Database. */
 621 #define MBC_MID_GET_VP_ENTRY            0x4a    /* MID Get VP Entry. */
 622 #define MBC_HOST_MEMORY_COPY            0x53    /* Host Memory Copy. */
 623 #define MBC_SEND_RNFT_ELS               0x5e    /* Send RNFT ELS request */
 624 #define MBC_GET_LINK_PRIV_STATS         0x6d    /* Get link & private data. */
 625 #define MBC_SET_VENDOR_ID               0x76    /* Set Vendor ID. */
 626
 627 /* Firmware return data sizes */
 628 #define FCAL_MAP_SIZE   128
 629
 630 /* Mailbox bit definitions for out_mb and in_mb */
 631 #define MBX_31          BIT_31
 632 #define MBX_30          BIT_30
 633 #define MBX_29          BIT_29
 634 #define MBX_28          BIT_28
 635 #define MBX_27          BIT_27
 636 #define MBX_26          BIT_26
 637 #define MBX_25          BIT_25
 638 #define MBX_24          BIT_24
 639 #define MBX_23          BIT_23
 640 #define MBX_22          BIT_22
 641 #define MBX_21          BIT_21
 642 #define MBX_20          BIT_20
 643 #define MBX_19          BIT_19
 644 #define MBX_18          BIT_18
 645 #define MBX_17          BIT_17
 646 #define MBX_16          BIT_16
 647 #define MBX_15          BIT_15
 648 #define MBX_14          BIT_14
 649 #define MBX_13          BIT_13
 650 #define MBX_12          BIT_12
 651 #define MBX_11          BIT_11
 652 #define MBX_10          BIT_10
 653 #define MBX_9           BIT_9
 654 #define MBX_8           BIT_8
 655 #define MBX_7           BIT_7
 656 #define MBX_6           BIT_6
 657 #define MBX_5           BIT_5
 658 #define MBX_4           BIT_4
 659 #define MBX_3           BIT_3
 660 #define MBX_2           BIT_2
 661 #define MBX_1           BIT_1
 662 #define MBX_0           BIT_0
 663
 664 /*
 665  * Firmware state codes from get firmware state mailbox command
 666  */
 667 #define FSTATE_CONFIG_WAIT      0
 668 #define FSTATE_WAIT_AL_PA       1
 669 #define FSTATE_WAIT_LOGIN       2
 670 #define FSTATE_READY            3
 671 #define FSTATE_LOSS_OF_SYNC     4
 672 #define FSTATE_ERROR            5
 673 #define FSTATE_REINIT           6
 674 #define FSTATE_NON_PART         7
 675
 676 #define FSTATE_CONFIG_CORRECT      0
 677 #define FSTATE_P2P_RCV_LIP         1
 678 #define FSTATE_P2P_CHOOSE_LOOP     2
 679 #define FSTATE_P2P_RCV_UNIDEN_LIP  3
 680 #define FSTATE_FATAL_ERROR         4
 681 #define FSTATE_LOOP_BACK_CONN      5
 682
 683 /*
 684  * Port Database structure definition
 685  * Little endian except where noted.
 686  */
 687 #define PORT_DATABASE_SIZE      128     /* bytes */
 688 typedef struct {
 689         uint8_t options;
 690         uint8_t control;
 691         uint8_t master_state;
 692         uint8_t slave_state;
 693         uint8_t reserved[2];
 694         uint8_t hard_address;
 695         uint8_t reserved_1;
 696         uint8_t port_id[4];
 697         uint8_t node_name[WWN_SIZE];
 698         uint8_t port_name[WWN_SIZE];
 699         uint16_t execution_throttle;
 700         uint16_t execution_count;
 701         uint8_t reset_count;
 702         uint8_t reserved_2;
 703         uint16_t resource_allocation;
 704         uint16_t current_allocation;
 705         uint16_t queue_head;
 706         uint16_t queue_tail;
 707         uint16_t transmit_execution_list_next;
 708         uint16_t transmit_execution_list_previous;
 709         uint16_t common_features;
 710         uint16_t total_concurrent_sequences;
 711         uint16_t RO_by_information_category;
 712         uint8_t recipient;
 713         uint8_t initiator;
 714         uint16_t receive_data_size;
 715         uint16_t concurrent_sequences;
 716         uint16_t open_sequences_per_exchange;
 717         uint16_t lun_abort_flags;
 718         uint16_t lun_stop_flags;
 719         uint16_t stop_queue_head;
 720         uint16_t stop_queue_tail;
 721         uint16_t port_retry_timer;
 722         uint16_t next_sequence_id;
 723         uint16_t frame_count;
 724         uint16_t PRLI_payload_length;
 725         uint8_t prli_svc_param_word_0[2];       /* Big endian */
 726                                                 /* Bits 15-0 of word 0 */
 727         uint8_t prli_svc_param_word_3[2];       /* Big endian */
 728                                                 /* Bits 15-0 of word 3 */
 729         uint16_t loop_id;
 730         uint16_t extended_lun_info_list_pointer;
 731         uint16_t extended_lun_stop_list_pointer;
 732 } port_database_t;
 733
 734 /*
 735  * Port database slave/master states
 736  */
 737 #define PD_STATE_DISCOVERY                      0
 738 #define PD_STATE_WAIT_DISCOVERY_ACK             1
 739 #define PD_STATE_PORT_LOGIN                     2
 740 #define PD_STATE_WAIT_PORT_LOGIN_ACK            3
 741 #define PD_STATE_PROCESS_LOGIN                  4
 742 #define PD_STATE_WAIT_PROCESS_LOGIN_ACK         5
 743 #define PD_STATE_PORT_LOGGED_IN                 6
 744 #define PD_STATE_PORT_UNAVAILABLE               7
 745 #define PD_STATE_PROCESS_LOGOUT                 8
 746 #define PD_STATE_WAIT_PROCESS_LOGOUT_ACK        9
 747 #define PD_STATE_PORT_LOGOUT                    10
 748 #define PD_STATE_WAIT_PORT_LOGOUT_ACK           11
 749
 750
 751 #define QLA_ZIO_MODE_6          (BIT_2 | BIT_1)
 752 #define QLA_ZIO_DISABLED        0
 753 #define QLA_ZIO_DEFAULT_TIMER   2
 754
 755 /*
 756  * ISP Initialization Control Block.
 757  * Little endian except where noted.
 758  */
 759 #define ICB_VERSION 1
 760 typedef struct {
 761         uint8_t  version;
 762         uint8_t  reserved_1;
 763
 764         /*
 765          * LSB BIT 0  = Enable Hard Loop Id
 766          * LSB BIT 1  = Enable Fairness
 767          * LSB BIT 2  = Enable Full-Duplex
 768          * LSB BIT 3  = Enable Fast Posting
 769          * LSB BIT 4  = Enable Target Mode
 770          * LSB BIT 5  = Disable Initiator Mode
 771          * LSB BIT 6  = Enable ADISC
 772          * LSB BIT 7  = Enable Target Inquiry Data
 773          *
 774          * MSB BIT 0  = Enable PDBC Notify
 775          * MSB BIT 1  = Non Participating LIP
 776          * MSB BIT 2  = Descending Loop ID Search
 777          * MSB BIT 3  = Acquire Loop ID in LIPA
 778          * MSB BIT 4  = Stop PortQ on Full Status
 779          * MSB BIT 5  = Full Login after LIP
 780          * MSB BIT 6  = Node Name Option
 781          * MSB BIT 7  = Ext IFWCB enable bit
 782          */
 783         uint8_t  firmware_options[2];
 784
 785         uint16_t frame_payload_size;
 786         uint16_t max_iocb_allocation;
 787         uint16_t execution_throttle;
 788         uint8_t  retry_count;
 789         uint8_t  retry_delay;                   /* unused */
 790         uint8_t  port_name[WWN_SIZE];           /* Big endian. */
 791         uint16_t hard_address;
 792         uint8_t  inquiry_data;
 793         uint8_t  login_timeout;
 794         uint8_t  node_name[WWN_SIZE];           /* Big endian. */
 795
 796         uint16_t request_q_outpointer;
 797         uint16_t response_q_inpointer;
 798         uint16_t request_q_length;
 799         uint16_t response_q_length;
 800         uint32_t request_q_address[2];
 801         uint32_t response_q_address[2];
 802
 803         uint16_t lun_enables;
 804         uint8_t  command_resource_count;
 805         uint8_t  immediate_notify_resource_count;
 806         uint16_t timeout;
 807         uint8_t  reserved_2[2];
 808
 809         /*
 810          * LSB BIT 0 = Timer Operation mode bit 0
 811          * LSB BIT 1 = Timer Operation mode bit 1
 812          * LSB BIT 2 = Timer Operation mode bit 2
 813          * LSB BIT 3 = Timer Operation mode bit 3
 814          * LSB BIT 4 = Init Config Mode bit 0
 815          * LSB BIT 5 = Init Config Mode bit 1
 816          * LSB BIT 6 = Init Config Mode bit 2
 817          * LSB BIT 7 = Enable Non part on LIHA failure
 818          *
 819          * MSB BIT 0 = Enable class 2
 820          * MSB BIT 1 = Enable ACK0
 821          * MSB BIT 2 =
 822          * MSB BIT 3 =
 823          * MSB BIT 4 = FC Tape Enable
 824          * MSB BIT 5 = Enable FC Confirm
 825          * MSB BIT 6 = Enable command queuing in target mode
 826          * MSB BIT 7 = No Logo On Link Down
 827          */
 828         uint8_t  add_firmware_options[2];
 829
 830         uint8_t  response_accumulation_timer;
 831         uint8_t  interrupt_delay_timer;
 832
 833         /*
 834          * LSB BIT 0 = Enable Read xfr_rdy
 835          * LSB BIT 1 = Soft ID only
 836          * LSB BIT 2 =
 837          * LSB BIT 3 =
 838          * LSB BIT 4 = FCP RSP Payload [0]
 839          * LSB BIT 5 = FCP RSP Payload [1] / Sbus enable - 2200
 840          * LSB BIT 6 = Enable Out-of-Order frame handling
 841          * LSB BIT 7 = Disable Automatic PLOGI on Local Loop
 842          *
 843          * MSB BIT 0 = Sbus enable - 2300
 844          * MSB BIT 1 =
 845          * MSB BIT 2 =
 846          * MSB BIT 3 =
 847          * MSB BIT 4 = LED mode
 848          * MSB BIT 5 = enable 50 ohm termination
 849          * MSB BIT 6 = Data Rate (2300 only)
 850          * MSB BIT 7 = Data Rate (2300 only)
 851          */
 852         uint8_t  special_options[2];
 853
 854         uint8_t  reserved_3[26];
 855 } init_cb_t;
 856
 857 /*
 858  * Get Link Status mailbox command return buffer.
 859  */
 860 #define GLSO_SEND_RPS   BIT_0
 861 #define GLSO_USE_DID    BIT_3
 862
 863 struct link_statistics {
 864         uint32_t link_fail_cnt;
 865         uint32_t loss_sync_cnt;
 866         uint32_t loss_sig_cnt;
 867         uint32_t prim_seq_err_cnt;
 868         uint32_t inval_xmit_word_cnt;
 869         uint32_t inval_crc_cnt;
 870         uint32_t unused1[0x1b];
 871         uint32_t tx_frames;
 872         uint32_t rx_frames;
 873         uint32_t dumped_frames;
 874         uint32_t unused2[2];
 875         uint32_t nos_rcvd;
 876 };
 877
 878 /*
 879  * NVRAM Command values.
 880  */
 881 #define NV_START_BIT            BIT_2
 882 #define NV_WRITE_OP             (BIT_26+BIT_24)
 883 #define NV_READ_OP              (BIT_26+BIT_25)
 884 #define NV_ERASE_OP             (BIT_26+BIT_25+BIT_24)
 885 #define NV_MASK_OP              (BIT_26+BIT_25+BIT_24)
 886 #define NV_DELAY_COUNT          10
 887
 888 /*
 889  * QLogic ISP2100, ISP2200 and ISP2300 NVRAM structure definition.
 890  */
 891 typedef struct {
 892         /*
 893          * NVRAM header
 894          */
 895         uint8_t id[4];
 896         uint8_t nvram_version;
 897         uint8_t reserved_0;
 898
 899         /*
 900          * NVRAM RISC parameter block
 901          */
 902         uint8_t parameter_block_version;
 903         uint8_t reserved_1;
 904
 905         /*
 906          * LSB BIT 0  = Enable Hard Loop Id
 907          * LSB BIT 1  = Enable Fairness
 908          * LSB BIT 2  = Enable Full-Duplex
 909          * LSB BIT 3  = Enable Fast Posting
 910          * LSB BIT 4  = Enable Target Mode
 911          * LSB BIT 5  = Disable Initiator Mode
 912          * LSB BIT 6  = Enable ADISC
 913          * LSB BIT 7  = Enable Target Inquiry Data
 914          *
 915          * MSB BIT 0  = Enable PDBC Notify
 916          * MSB BIT 1  = Non Participating LIP
 917          * MSB BIT 2  = Descending Loop ID Search
 918          * MSB BIT 3  = Acquire Loop ID in LIPA
 919          * MSB BIT 4  = Stop PortQ on Full Status
 920          * MSB BIT 5  = Full Login after LIP
 921          * MSB BIT 6  = Node Name Option
 922          * MSB BIT 7  = Ext IFWCB enable bit
 923          */
 924         uint8_t  firmware_options[2];
 925
 926         uint16_t frame_payload_size;
 927         uint16_t max_iocb_allocation;
 928         uint16_t execution_throttle;
 929         uint8_t  retry_count;
 930         uint8_t  retry_delay;                   /* unused */
 931         uint8_t  port_name[WWN_SIZE];           /* Big endian. */
 932         uint16_t hard_address;
 933         uint8_t  inquiry_data;
 934         uint8_t  login_timeout;
 935         uint8_t  node_name[WWN_SIZE];           /* Big endian. */
 936
 937         /*
 938          * LSB BIT 0 = Timer Operation mode bit 0
 939          * LSB BIT 1 = Timer Operation mode bit 1
 940          * LSB BIT 2 = Timer Operation mode bit 2
 941          * LSB BIT 3 = Timer Operation mode bit 3
 942          * LSB BIT 4 = Init Config Mode bit 0
 943          * LSB BIT 5 = Init Config Mode bit 1
 944          * LSB BIT 6 = Init Config Mode bit 2
 945          * LSB BIT 7 = Enable Non part on LIHA failure
 946          *
 947          * MSB BIT 0 = Enable class 2
 948          * MSB BIT 1 = Enable ACK0
 949          * MSB BIT 2 =
 950          * MSB BIT 3 =
 951          * MSB BIT 4 = FC Tape Enable
 952          * MSB BIT 5 = Enable FC Confirm
 953          * MSB BIT 6 = Enable command queuing in target mode
 954          * MSB BIT 7 = No Logo On Link Down
 955          */
 956         uint8_t  add_firmware_options[2];
 957
 958         uint8_t  response_accumulation_timer;
 959         uint8_t  interrupt_delay_timer;
 960
 961         /*
 962          * LSB BIT 0 = Enable Read xfr_rdy
 963          * LSB BIT 1 = Soft ID only
 964          * LSB BIT 2 =
 965          * LSB BIT 3 =
 966          * LSB BIT 4 = FCP RSP Payload [0]
 967          * LSB BIT 5 = FCP RSP Payload [1] / Sbus enable - 2200
 968          * LSB BIT 6 = Enable Out-of-Order frame handling
 969          * LSB BIT 7 = Disable Automatic PLOGI on Local Loop
 970          *
 971          * MSB BIT 0 = Sbus enable - 2300
 972          * MSB BIT 1 =
 973          * MSB BIT 2 =
 974          * MSB BIT 3 =
 975          * MSB BIT 4 = LED mode
 976          * MSB BIT 5 = enable 50 ohm termination
 977          * MSB BIT 6 = Data Rate (2300 only)
 978          * MSB BIT 7 = Data Rate (2300 only)
 979          */
 980         uint8_t  special_options[2];
 981
 982         /* Reserved for expanded RISC parameter block */
 983         uint8_t reserved_2[22];
 984
 985         /*
 986          * LSB BIT 0 = Tx Sensitivity 1G bit 0
 987          * LSB BIT 1 = Tx Sensitivity 1G bit 1
 988          * LSB BIT 2 = Tx Sensitivity 1G bit 2
 989          * LSB BIT 3 = Tx Sensitivity 1G bit 3
 990          * LSB BIT 4 = Rx Sensitivity 1G bit 0
 991          * LSB BIT 5 = Rx Sensitivity 1G bit 1
 992          * LSB BIT 6 = Rx Sensitivity 1G bit 2
 993          * LSB BIT 7 = Rx Sensitivity 1G bit 3
 994          *
 995          * MSB BIT 0 = Tx Sensitivity 2G bit 0
 996          * MSB BIT 1 = Tx Sensitivity 2G bit 1
 997          * MSB BIT 2 = Tx Sensitivity 2G bit 2
 998          * MSB BIT 3 = Tx Sensitivity 2G bit 3
 999          * MSB BIT 4 = Rx Sensitivity 2G bit 0
1000          * MSB BIT 5 = Rx Sensitivity 2G bit 1
1001          * MSB BIT 6 = Rx Sensitivity 2G bit 2
1002          * MSB BIT 7 = Rx Sensitivity 2G bit 3
1003          *
1004          * LSB BIT 0 = Output Swing 1G bit 0
1005          * LSB BIT 1 = Output Swing 1G bit 1
1006          * LSB BIT 2 = Output Swing 1G bit 2
1007          * LSB BIT 3 = Output Emphasis 1G bit 0
1008          * LSB BIT 4 = Output Emphasis 1G bit 1
1009          * LSB BIT 5 = Output Swing 2G bit 0
1010          * LSB BIT 6 = Output Swing 2G bit 1
1011          * LSB BIT 7 = Output Swing 2G bit 2
1012          *
1013          * MSB BIT 0 = Output Emphasis 2G bit 0
1014          * MSB BIT 1 = Output Emphasis 2G bit 1
1015          * MSB BIT 2 = Output Enable
1016          * MSB BIT 3 =
1017          * MSB BIT 4 =
1018          * MSB BIT 5 =
1019          * MSB BIT 6 =
1020          * MSB BIT 7 =
1021          */
1022         uint8_t seriallink_options[4];
1023
1024         /*
1025          * NVRAM host parameter block
1026          *
1027          * LSB BIT 0 = Enable spinup delay
1028          * LSB BIT 1 = Disable BIOS
1029          * LSB BIT 2 = Enable Memory Map BIOS
1030          * LSB BIT 3 = Enable Selectable Boot
1031          * LSB BIT 4 = Disable RISC code load
1032          * LSB BIT 5 = Set cache line size 1
1033          * LSB BIT 6 = PCI Parity Disable
1034          * LSB BIT 7 = Enable extended logging
1035          *
1036          * MSB BIT 0 = Enable 64bit addressing
1037          * MSB BIT 1 = Enable lip reset
1038          * MSB BIT 2 = Enable lip full login
1039          * MSB BIT 3 = Enable target reset
1040          * MSB BIT 4 = Enable database storage
1041          * MSB BIT 5 = Enable cache flush read
1042          * MSB BIT 6 = Enable database load
1043          * MSB BIT 7 = Enable alternate WWN
1044          */
1045         uint8_t host_p[2];
1046
1047         uint8_t boot_node_name[WWN_SIZE];
1048         uint8_t boot_lun_number;
1049         uint8_t reset_delay;
1050         uint8_t port_down_retry_count;
1051         uint8_t boot_id_number;
1052         uint16_t max_luns_per_target;
1053         uint8_t fcode_boot_port_name[WWN_SIZE];
1054         uint8_t alternate_port_name[WWN_SIZE];
1055         uint8_t alternate_node_name[WWN_SIZE];
1056
1057         /*
1058          * BIT 0 = Selective Login
1059          * BIT 1 = Alt-Boot Enable
1060          * BIT 2 =
1061          * BIT 3 = Boot Order List
1062          * BIT 4 =
1063          * BIT 5 = Selective LUN
1064          * BIT 6 =
1065          * BIT 7 = unused
1066          */
1067         uint8_t efi_parameters;
1068
1069         uint8_t link_down_timeout;
1070
1071         uint8_t adapter_id[16];
1072
1073         uint8_t alt1_boot_node_name[WWN_SIZE];
1074         uint16_t alt1_boot_lun_number;
1075         uint8_t alt2_boot_node_name[WWN_SIZE];
1076         uint16_t alt2_boot_lun_number;
1077         uint8_t alt3_boot_node_name[WWN_SIZE];
1078         uint16_t alt3_boot_lun_number;
1079         uint8_t alt4_boot_node_name[WWN_SIZE];
1080         uint16_t alt4_boot_lun_number;
1081         uint8_t alt5_boot_node_name[WWN_SIZE];
1082         uint16_t alt5_boot_lun_number;
1083         uint8_t alt6_boot_node_name[WWN_SIZE];
1084         uint16_t alt6_boot_lun_number;
1085         uint8_t alt7_boot_node_name[WWN_SIZE];
1086         uint16_t alt7_boot_lun_number;
1087
1088         uint8_t reserved_3[2];
1089
1090         /* Offset 200-215 : Model Number */
1091         uint8_t model_number[16];
1092
1093         /* OEM related items */
1094         uint8_t oem_specific[16];
1095
1096         /*
1097          * NVRAM Adapter Features offset 232-239
1098          *
1099          * LSB BIT 0 = External GBIC
1100          * LSB BIT 1 = Risc RAM parity
1101          * LSB BIT 2 = Buffer Plus Module
1102          * LSB BIT 3 = Multi Chip Adapter
1103          * LSB BIT 4 = Internal connector
1104          * LSB BIT 5 =
1105          * LSB BIT 6 =
1106          * LSB BIT 7 =
1107          *
1108          * MSB BIT 0 =
1109          * MSB BIT 1 =
1110          * MSB BIT 2 =
1111          * MSB BIT 3 =
1112          * MSB BIT 4 =
1113          * MSB BIT 5 =
1114          * MSB BIT 6 =
1115          * MSB BIT 7 =
1116          */
1117         uint8_t adapter_features[2];
1118
1119         uint8_t reserved_4[16];
1120
1121         /* Subsystem vendor ID for ISP2200 */
1122         uint16_t subsystem_vendor_id_2200;
1123
1124         /* Subsystem device ID for ISP2200 */
1125         uint16_t subsystem_device_id_2200;
1126
1127         uint8_t  reserved_5;
1128         uint8_t  checksum;
1129 } nvram_t;
1130
1131 /*
1132  * ISP queue - response queue entry definition.
1133  */
1134 typedef struct {
1135         uint8_t         data[60];
1136         uint32_t        signature;
1137 #define RESPONSE_PROCESSED      0xDEADDEAD      /* Signature */
1138 } response_t;
1139
1140 typedef union {
1141         uint16_t extended;
1142         struct {
1143                 uint8_t reserved;
1144                 uint8_t standard;
1145         } id;
1146 } target_id_t;
1147
1148 #define SET_TARGET_ID(ha, to, from)                     \
1149 do {                                                    \
1150         if (HAS_EXTENDED_IDS(ha))                       \
1151                 to.extended = cpu_to_le16(from);        \
1152         else                                            \
1153                 to.id.standard = (uint8_t)from;         \
1154 } while (0)
1155
1156 /*
1157  * ISP queue - command entry structure definition.
1158  */
1159 #define COMMAND_TYPE    0x11            /* Command entry */
1160 typedef struct {
1161         uint8_t entry_type;             /* Entry type. */
1162         uint8_t entry_count;            /* Entry count. */
1163         uint8_t sys_define;             /* System defined. */
1164         uint8_t entry_status;           /* Entry Status. */
1165         uint32_t handle;                /* System handle. */
1166         target_id_t target;             /* SCSI ID */
1167         uint16_t lun;                   /* SCSI LUN */
1168         uint16_t control_flags;         /* Control flags. */
1169 #define CF_WRITE        BIT_6
1170 #define CF_READ         BIT_5
1171 #define CF_SIMPLE_TAG   BIT_3
1172 #define CF_ORDERED_TAG  BIT_2
1173 #define CF_HEAD_TAG     BIT_1
1174         uint16_t reserved_1;
1175         uint16_t timeout;               /* Command timeout. */
1176         uint16_t dseg_count;            /* Data segment count. */
1177         uint8_t scsi_cdb[MAX_CMDSZ];    /* SCSI command words. */
1178         uint32_t byte_count;            /* Total byte count. */
1179         uint32_t dseg_0_address;        /* Data segment 0 address. */
1180         uint32_t dseg_0_length;         /* Data segment 0 length. */
1181         uint32_t dseg_1_address;        /* Data segment 1 address. */
1182         uint32_t dseg_1_length;         /* Data segment 1 length. */
1183         uint32_t dseg_2_address;        /* Data segment 2 address. */
1184         uint32_t dseg_2_length;         /* Data segment 2 length. */
1185 } cmd_entry_t;
1186
1187 /*
1188  * ISP queue - 64-Bit addressing, command entry structure definition.
1189  */
1190 #define COMMAND_A64_TYPE        0x19    /* Command A64 entry */
1191 typedef struct {
1192         uint8_t entry_type;             /* Entry type. */
1193         uint8_t entry_count;            /* Entry count. */
1194         uint8_t sys_define;             /* System defined. */
1195         uint8_t entry_status;           /* Entry Status. */
1196         uint32_t handle;                /* System handle. */
1197         target_id_t target;             /* SCSI ID */
1198         uint16_t lun;                   /* SCSI LUN */
1199         uint16_t control_flags;         /* Control flags. */
1200         uint16_t reserved_1;
1201         uint16_t timeout;               /* Command timeout. */
1202         uint16_t dseg_count;            /* Data segment count. */
1203         uint8_t scsi_cdb[MAX_CMDSZ];    /* SCSI command words. */
1204         uint32_t byte_count;            /* Total byte count. */
1205         uint32_t dseg_0_address[2];     /* Data segment 0 address. */
1206         uint32_t dseg_0_length;         /* Data segment 0 length. */
1207         uint32_t dseg_1_address[2];     /* Data segment 1 address. */
1208         uint32_t dseg_1_length;         /* Data segment 1 length. */
1209 } cmd_a64_entry_t, request_t;
1210
1211 /*
1212  * ISP queue - continuation entry structure definition.
1213  */
1214 #define CONTINUE_TYPE           0x02    /* Continuation entry. */
1215 typedef struct {
1216         uint8_t entry_type;             /* Entry type. */
1217         uint8_t entry_count;            /* Entry count. */
1218         uint8_t sys_define;             /* System defined. */
1219         uint8_t entry_status;           /* Entry Status. */
1220         uint32_t reserved;
1221         uint32_t dseg_0_address;        /* Data segment 0 address. */
1222         uint32_t dseg_0_length;         /* Data segment 0 length. */
1223         uint32_t dseg_1_address;        /* Data segment 1 address. */
1224         uint32_t dseg_1_length;         /* Data segment 1 length. */
1225         uint32_t dseg_2_address;        /* Data segment 2 address. */
1226         uint32_t dseg_2_length;         /* Data segment 2 length. */
1227         uint32_t dseg_3_address;        /* Data segment 3 address. */
1228         uint32_t dseg_3_length;         /* Data segment 3 length. */
1229         uint32_t dseg_4_address;        /* Data segment 4 address. */
1230         uint32_t dseg_4_length;         /* Data segment 4 length. */
1231         uint32_t dseg_5_address;        /* Data segment 5 address. */
1232         uint32_t dseg_5_length;         /* Data segment 5 length. */
1233         uint32_t dseg_6_address;        /* Data segment 6 address. */
1234         uint32_t dseg_6_length;         /* Data segment 6 length. */
1235 } cont_entry_t;
1236
1237 /*
1238  * ISP queue - 64-Bit addressing, continuation entry structure definition.
1239  */
1240 #define CONTINUE_A64_TYPE       0x0A    /* Continuation A64 entry. */
1241 typedef struct {
1242         uint8_t entry_type;             /* Entry type. */
1243         uint8_t entry_count;            /* Entry count. */
1244         uint8_t sys_define;             /* System defined. */
1245         uint8_t entry_status;           /* Entry Status. */
1246         uint32_t dseg_0_address[2];     /* Data segment 0 address. */
1247         uint32_t dseg_0_length;         /* Data segment 0 length. */
1248         uint32_t dseg_1_address[2];     /* Data segment 1 address. */
1249         uint32_t dseg_1_length;         /* Data segment 1 length. */
1250         uint32_t dseg_2_address [2];    /* Data segment 2 address. */
1251         uint32_t dseg_2_length;         /* Data segment 2 length. */
1252         uint32_t dseg_3_address[2];     /* Data segment 3 address. */
1253         uint32_t dseg_3_length;         /* Data segment 3 length. */
1254         uint32_t dseg_4_address[2];     /* Data segment 4 address. */
1255         uint32_t dseg_4_length;         /* Data segment 4 length. */
1256 } cont_a64_entry_t;
1257
1258 /*
1259  * ISP queue - status entry structure definition.
1260  */
1261 #define STATUS_TYPE     0x03            /* Status entry. */
1262 typedef struct {
1263         uint8_t entry_type;             /* Entry type. */
1264         uint8_t entry_count;            /* Entry count. */
1265         uint8_t sys_define;             /* System defined. */
1266         uint8_t entry_status;           /* Entry Status. */
1267         uint32_t handle;                /* System handle. */
1268         uint16_t scsi_status;           /* SCSI status. */
1269         uint16_t comp_status;           /* Completion status. */
1270         uint16_t state_flags;           /* State flags. */
1271         uint16_t status_flags;          /* Status flags. */
1272         uint16_t rsp_info_len;          /* Response Info Length. */
1273         uint16_t req_sense_length;      /* Request sense data length. */
1274         uint32_t residual_length;       /* Residual transfer length. */
1275         uint8_t rsp_info[8];            /* FCP response information. */
1276         uint8_t req_sense_data[32];     /* Request sense data. */
1277 } sts_entry_t;
1278
1279 /*
1280  * Status entry entry status
1281  */
1282 #define RF_RQ_DMA_ERROR BIT_6           /* Request Queue DMA error. */
1283 #define RF_INV_E_ORDER  BIT_5           /* Invalid entry order. */
1284 #define RF_INV_E_COUNT  BIT_4           /* Invalid entry count. */
1285 #define RF_INV_E_PARAM  BIT_3           /* Invalid entry parameter. */
1286 #define RF_INV_E_TYPE   BIT_2           /* Invalid entry type. */
1287 #define RF_BUSY         BIT_1           /* Busy */
1288 #define RF_MASK         (RF_RQ_DMA_ERROR | RF_INV_E_ORDER | RF_INV_E_COUNT | \
1289                          RF_INV_E_PARAM | RF_INV_E_TYPE | RF_BUSY)
1290 #define RF_MASK_24XX    (RF_INV_E_ORDER | RF_INV_E_COUNT | RF_INV_E_PARAM | \
1291                          RF_INV_E_TYPE)
1292
1293 /*
1294  * Status entry SCSI status bit definitions.
1295  */
1296 #define SS_MASK                         0xfff   /* Reserved bits BIT_12-BIT_15*/
1297 #define SS_RESIDUAL_UNDER               BIT_11
1298 #define SS_RESIDUAL_OVER                BIT_10
1299 #define SS_SENSE_LEN_VALID              BIT_9
1300 #define SS_RESPONSE_INFO_LEN_VALID      BIT_8
1301
1302 #define SS_RESERVE_CONFLICT             (BIT_4 | BIT_3)
1303 #define SS_BUSY_CONDITION               BIT_3
1304 #define SS_CONDITION_MET                BIT_2
1305 #define SS_CHECK_CONDITION              BIT_1
1306
1307 /*
1308  * Status entry completion status
1309  */
1310 #define CS_COMPLETE             0x0     /* No errors */
1311 #define CS_INCOMPLETE           0x1     /* Incomplete transfer of cmd. */
1312 #define CS_DMA                  0x2     /* A DMA direction error. */
1313 #define CS_TRANSPORT            0x3     /* Transport error. */
1314 #define CS_RESET                0x4     /* SCSI bus reset occurred */
1315 #define CS_ABORTED              0x5     /* System aborted command. */
1316 #define CS_TIMEOUT              0x6     /* Timeout error. */
1317 #define CS_DATA_OVERRUN         0x7     /* Data overrun. */
1318
1319 #define CS_DATA_UNDERRUN        0x15    /* Data Underrun. */
1320 #define CS_QUEUE_FULL           0x1C    /* Queue Full. */
1321 #define CS_PORT_UNAVAILABLE     0x28    /* Port unavailable */
1322                                         /* (selection timeout) */
1323 #define CS_PORT_LOGGED_OUT      0x29    /* Port Logged Out */
1324 #define CS_PORT_CONFIG_CHG      0x2A    /* Port Configuration Changed */
1325 #define CS_PORT_BUSY            0x2B    /* Port Busy */
1326 #define CS_COMPLETE_CHKCOND     0x30    /* Error? */
1327 #define CS_BAD_PAYLOAD          0x80    /* Driver defined */
1328 #define CS_UNKNOWN              0x81    /* Driver defined */
1329 #define CS_RETRY                0x82    /* Driver defined */
1330 #define CS_LOOP_DOWN_ABORT      0x83    /* Driver defined */
1331
1332 /*
1333  * Status entry status flags
1334  */
1335 #define SF_ABTS_TERMINATED      BIT_10
1336 #define SF_LOGOUT_SENT          BIT_13
1337
1338 /*
1339  * ISP queue - status continuation entry structure definition.
1340  */
1341 #define STATUS_CONT_TYPE        0x10    /* Status continuation entry. */
1342 typedef struct {
1343         uint8_t entry_type;             /* Entry type. */
1344         uint8_t entry_count;            /* Entry count. */
1345         uint8_t sys_define;             /* System defined. */
1346         uint8_t entry_status;           /* Entry Status. */
1347         uint8_t data[60];               /* data */
1348 } sts_cont_entry_t;
1349
1350 /*
1351  * ISP queue -  RIO Type 1 status entry (32 bit I/O entry handles)
1352  *              structure definition.
1353  */
1354 #define STATUS_TYPE_21 0x21             /* Status entry. */
1355 typedef struct {
1356         uint8_t entry_type;             /* Entry type. */
1357         uint8_t entry_count;            /* Entry count. */
1358         uint8_t handle_count;           /* Handle count. */
1359         uint8_t entry_status;           /* Entry Status. */
1360         uint32_t handle[15];            /* System handles. */
1361 } sts21_entry_t;
1362
1363 /*
1364  * ISP queue -  RIO Type 2 status entry (16 bit I/O entry handles)
1365  *              structure definition.
1366  */
1367 #define STATUS_TYPE_22  0x22            /* Status entry. */
1368 typedef struct {
1369         uint8_t entry_type;             /* Entry type. */
1370         uint8_t entry_count;            /* Entry count. */
1371         uint8_t handle_count;           /* Handle count. */
1372         uint8_t entry_status;           /* Entry Status. */
1373         uint16_t handle[30];            /* System handles. */
1374 } sts22_entry_t;
1375
1376 /*
1377  * ISP queue - marker entry structure definition.
1378  */
1379 #define MARKER_TYPE     0x04            /* Marker entry. */
1380 typedef struct {
1381         uint8_t entry_type;             /* Entry type. */
1382         uint8_t entry_count;            /* Entry count. */
1383         uint8_t handle_count;           /* Handle count. */
1384         uint8_t entry_status;           /* Entry Status. */
1385         uint32_t sys_define_2;          /* System defined. */
1386         target_id_t target;             /* SCSI ID */
1387         uint8_t modifier;               /* Modifier (7-0). */
1388 #define MK_SYNC_ID_LUN  0               /* Synchronize ID/LUN */
1389 #define MK_SYNC_ID      1               /* Synchronize ID */
1390 #define MK_SYNC_ALL     2               /* Synchronize all ID/LUN */
1391 #define MK_SYNC_LIP     3               /* Synchronize all ID/LUN, */
1392                                         /* clear port changed, */
1393                                         /* use sequence number. */
1394         uint8_t reserved_1;
1395         uint16_t sequence_number;       /* Sequence number of event */
1396         uint16_t lun;                   /* SCSI LUN */
1397         uint8_t reserved_2[48];
1398 } mrk_entry_t;
1399
1400 /*
1401  * ISP queue - Management Server entry structure definition.
1402  */
1403 #define MS_IOCB_TYPE            0x29    /* Management Server IOCB entry */
1404 typedef struct {
1405         uint8_t entry_type;             /* Entry type. */
1406         uint8_t entry_count;            /* Entry count. */
1407         uint8_t handle_count;           /* Handle count. */
1408         uint8_t entry_status;           /* Entry Status. */
1409         uint32_t handle1;               /* System handle. */
1410         target_id_t loop_id;
1411         uint16_t status;
1412         uint16_t control_flags;         /* Control flags. */
1413         uint16_t reserved2;
1414         uint16_t timeout;
1415         uint16_t cmd_dsd_count;
1416         uint16_t total_dsd_count;
1417         uint8_t type;
1418         uint8_t r_ctl;
1419         uint16_t rx_id;
1420         uint16_t reserved3;
1421         uint32_t handle2;
1422         uint32_t rsp_bytecount;
1423         uint32_t req_bytecount;
1424         uint32_t dseg_req_address[2];   /* Data segment 0 address. */
1425         uint32_t dseg_req_length;       /* Data segment 0 length. */
1426         uint32_t dseg_rsp_address[2];   /* Data segment 1 address. */
1427         uint32_t dseg_rsp_length;       /* Data segment 1 length. */
1428 } ms_iocb_entry_t;
1429
1430
1431 /*
1432  * ISP queue - Mailbox Command entry structure definition.
1433  */
1434 #define MBX_IOCB_TYPE   0x39
1435 struct mbx_entry {
1436         uint8_t entry_type;
1437         uint8_t entry_count;
1438         uint8_t sys_define1;
1439         /* Use sys_define1 for source type */
1440 #define SOURCE_SCSI     0x00
1441 #define SOURCE_IP       0x01
1442 #define SOURCE_VI       0x02
1443 #define SOURCE_SCTP     0x03
1444 #define SOURCE_MP       0x04
1445 #define SOURCE_MPIOCTL  0x05
1446 #define SOURCE_ASYNC_IOCB 0x07
1447
1448         uint8_t entry_status;
1449
1450         uint32_t handle;
1451         target_id_t loop_id;
1452
1453         uint16_t status;
1454         uint16_t state_flags;
1455         uint16_t status_flags;
1456
1457         uint32_t sys_define2[2];
1458
1459         uint16_t mb0;
1460         uint16_t mb1;
1461         uint16_t mb2;
1462         uint16_t mb3;
1463         uint16_t mb6;
1464         uint16_t mb7;
1465         uint16_t mb9;
1466         uint16_t mb10;
1467         uint32_t reserved_2[2];
1468         uint8_t node_name[WWN_SIZE];
1469         uint8_t port_name[WWN_SIZE];
1470 };
1471
1472 /*
1473  * ISP request and response queue entry sizes
1474  */
1475 #define RESPONSE_ENTRY_SIZE     (sizeof(response_t))
1476 #define REQUEST_ENTRY_SIZE      (sizeof(request_t))
1477
1478
1479 /*
1480  * 24 bit port ID type definition.
1481  */
1482 typedef union {
1483         uint32_t b24 : 24;
1484
1485         struct {
1486 #ifdef __BIG_ENDIAN
1487                 uint8_t domain;
1488                 uint8_t area;
1489                 uint8_t al_pa;
1490 #elif __LITTLE_ENDIAN
1491                 uint8_t al_pa;
1492                 uint8_t area;
1493                 uint8_t domain;
1494 #else
1495 #error "__BIG_ENDIAN or __LITTLE_ENDIAN must be defined!"
1496 #endif
1497                 uint8_t rsvd_1;
1498         } b;
1499 } port_id_t;
1500 #define INVALID_PORT_ID 0xFFFFFF
1501
1502 /*
1503  * Switch info gathering structure.
1504  */
1505 typedef struct {
1506         port_id_t d_id;
1507         uint8_t node_name[WWN_SIZE];
1508         uint8_t port_name[WWN_SIZE];
1509         uint8_t fabric_port_name[WWN_SIZE];
1510         uint16_t fp_speed;
1511 } sw_info_t;
1512
1513 /*
1514  * Fibre channel port type.
1515  */
1516  typedef enum {
1517         FCT_UNKNOWN,
1518         FCT_RSCN,
1519         FCT_SWITCH,
1520         FCT_BROADCAST,
1521         FCT_INITIATOR,
1522         FCT_TARGET
1523 } fc_port_type_t;
1524
1525 /*
1526  * Fibre channel port structure.
1527  */
1528 typedef struct fc_port {
1529         struct list_head list;
1530         struct scsi_qla_host *ha;
1531
1532         uint8_t node_name[WWN_SIZE];
1533         uint8_t port_name[WWN_SIZE];
1534         port_id_t d_id;
1535         uint16_t loop_id;
1536         uint16_t old_loop_id;
1537
1538         uint8_t fabric_port_name[WWN_SIZE];
1539         uint16_t fp_speed;
1540
1541         fc_port_type_t port_type;
1542
1543         atomic_t state;
1544         uint32_t flags;
1545
1546         int port_login_retry_count;
1547         int login_retry;
1548         atomic_t port_down_timer;
1549
1550         spinlock_t rport_lock;
1551         struct fc_rport *rport, *drport;
1552         u32 supported_classes;
1553
1554         unsigned long last_queue_full;
1555         unsigned long last_ramp_up;
1556
1557         struct list_head vp_fcport;
1558         uint16_t vp_idx;
1559 } fc_port_t;
1560
1561 /*
1562  * Fibre channel port/lun states.
1563  */
1564 #define FCS_UNCONFIGURED        1
1565 #define FCS_DEVICE_DEAD         2
1566 #define FCS_DEVICE_LOST         3
1567 #define FCS_ONLINE              4
1568 #define FCS_NOT_SUPPORTED       5
1569 #define FCS_FAILOVER            6
1570 #define FCS_FAILOVER_FAILED     7
1571
1572 /*
1573  * FC port flags.
1574  */
1575 #define FCF_FABRIC_DEVICE       BIT_0
1576 #define FCF_LOGIN_NEEDED        BIT_1
1577 #define FCF_FO_MASKED           BIT_2
1578 #define FCF_FAILOVER_NEEDED     BIT_3
1579 #define FCF_RESET_NEEDED        BIT_4
1580 #define FCF_PERSISTENT_BOUND    BIT_5
1581 #define FCF_TAPE_PRESENT        BIT_6
1582 #define FCF_FARP_DONE           BIT_7
1583 #define FCF_FARP_FAILED         BIT_8
1584 #define FCF_FARP_REPLY_NEEDED   BIT_9
1585 #define FCF_AUTH_REQ            BIT_10
1586 #define FCF_SEND_AUTH_REQ       BIT_11
1587 #define FCF_RECEIVE_AUTH_REQ    BIT_12
1588 #define FCF_AUTH_SUCCESS        BIT_13
1589 #define FCF_RLC_SUPPORT         BIT_14
1590 #define FCF_CONFIG              BIT_15  /* Needed? */
1591 #define FCF_RESCAN_NEEDED       BIT_16
1592 #define FCF_XP_DEVICE           BIT_17
1593 #define FCF_MSA_DEVICE          BIT_18
1594 #define FCF_EVA_DEVICE          BIT_19
1595 #define FCF_MSA_PORT_ACTIVE     BIT_20
1596 #define FCF_FAILBACK_DISABLE    BIT_21
1597 #define FCF_FAILOVER_DISABLE    BIT_22
1598 #define FCF_DSXXX_DEVICE        BIT_23
1599 #define FCF_AA_EVA_DEVICE       BIT_24
1600 #define FCF_AA_MSA_DEVICE       BIT_25
1601
1602 /* No loop ID flag. */
1603 #define FC_NO_LOOP_ID           0x1000
1604
1605 /*
1606  * FC-CT interface
1607  *
1608  * NOTE: All structures are big-endian in form.
1609  */
1610
1611 #define CT_REJECT_RESPONSE      0x8001
1612 #define CT_ACCEPT_RESPONSE      0x8002
1613 #define CT_REASON_INVALID_COMMAND_CODE  0x01
1614 #define CT_REASON_CANNOT_PERFORM        0x09
1615 #define CT_REASON_COMMAND_UNSUPPORTED   0x0b
1616 #define CT_EXPL_ALREADY_REGISTERED      0x10
1617
1618 #define NS_N_PORT_TYPE  0x01
1619 #define NS_NL_PORT_TYPE 0x02
1620 #define NS_NX_PORT_TYPE 0x7F
1621
1622 #define GA_NXT_CMD      0x100
1623 #define GA_NXT_REQ_SIZE (16 + 4)
1624 #define GA_NXT_RSP_SIZE (16 + 620)
1625
1626 #define GID_PT_CMD      0x1A1
1627 #define GID_PT_REQ_SIZE (16 + 4)
1628 #define GID_PT_RSP_SIZE (16 + (MAX_FIBRE_DEVICES * 4))
1629
1630 #define GPN_ID_CMD      0x112
1631 #define GPN_ID_REQ_SIZE (16 + 4)
1632 #define GPN_ID_RSP_SIZE (16 + 8)
1633
1634 #define GNN_ID_CMD      0x113
1635 #define GNN_ID_REQ_SIZE (16 + 4)
1636 #define GNN_ID_RSP_SIZE (16 + 8)
1637
1638 #define GFT_ID_CMD      0x117
1639 #define GFT_ID_REQ_SIZE (16 + 4)
1640 #define GFT_ID_RSP_SIZE (16 + 32)
1641
1642 #define RFT_ID_CMD      0x217
1643 #define RFT_ID_REQ_SIZE (16 + 4 + 32)
1644 #define RFT_ID_RSP_SIZE 16
1645
1646 #define RFF_ID_CMD      0x21F
1647 #define RFF_ID_REQ_SIZE (16 + 4 + 2 + 1 + 1)
1648 #define RFF_ID_RSP_SIZE 16
1649
1650 #define RNN_ID_CMD      0x213
1651 #define RNN_ID_REQ_SIZE (16 + 4 + 8)
1652 #define RNN_ID_RSP_SIZE 16
1653
1654 #define RSNN_NN_CMD      0x239
1655 #define RSNN_NN_REQ_SIZE (16 + 8 + 1 + 255)
1656 #define RSNN_NN_RSP_SIZE 16
1657
1658 #define GFPN_ID_CMD     0x11C
1659 #define GFPN_ID_REQ_SIZE (16 + 4)
1660 #define GFPN_ID_RSP_SIZE (16 + 8)
1661
1662 #define GPSC_CMD        0x127
1663 #define GPSC_REQ_SIZE   (16 + 8)
1664 #define GPSC_RSP_SIZE   (16 + 2 + 2)
1665
1666
1667 /*
1668  * HBA attribute types.
1669  */
1670 #define FDMI_HBA_ATTR_COUNT                     9
1671 #define FDMI_HBA_NODE_NAME                      1
1672 #define FDMI_HBA_MANUFACTURER                   2
1673 #define FDMI_HBA_SERIAL_NUMBER                  3
1674 #define FDMI_HBA_MODEL                          4
1675 #define FDMI_HBA_MODEL_DESCRIPTION              5
1676 #define FDMI_HBA_HARDWARE_VERSION               6
1677 #define FDMI_HBA_DRIVER_VERSION                 7
1678 #define FDMI_HBA_OPTION_ROM_VERSION             8
1679 #define FDMI_HBA_FIRMWARE_VERSION               9
1680 #define FDMI_HBA_OS_NAME_AND_VERSION            0xa
1681 #define FDMI_HBA_MAXIMUM_CT_PAYLOAD_LENGTH      0xb
1682
1683 struct ct_fdmi_hba_attr {
1684         uint16_t type;
1685         uint16_t len;
1686         union {
1687                 uint8_t node_name[WWN_SIZE];
1688                 uint8_t manufacturer[32];
1689                 uint8_t serial_num[8];
1690                 uint8_t model[16];
1691                 uint8_t model_desc[80];
1692                 uint8_t hw_version[16];
1693                 uint8_t driver_version[32];
1694                 uint8_t orom_version[16];
1695                 uint8_t fw_version[16];
1696                 uint8_t os_version[128];
1697                 uint8_t max_ct_len[4];
1698         } a;
1699 };
1700
1701 struct ct_fdmi_hba_attributes {
1702         uint32_t count;
1703         struct ct_fdmi_hba_attr entry[FDMI_HBA_ATTR_COUNT];
1704 };
1705
1706 /*
1707  * Port attribute types.
1708  */
1709 #define FDMI_PORT_ATTR_COUNT            6
1710 #define FDMI_PORT_FC4_TYPES             1
1711 #define FDMI_PORT_SUPPORT_SPEED         2
1712 #define FDMI_PORT_CURRENT_SPEED         3
1713 #define FDMI_PORT_MAX_FRAME_SIZE        4
1714 #define FDMI_PORT_OS_DEVICE_NAME        5
1715 #define FDMI_PORT_HOST_NAME             6
1716
1717 #define FDMI_PORT_SPEED_1GB             0x1
1718 #define FDMI_PORT_SPEED_2GB             0x2
1719 #define FDMI_PORT_SPEED_10GB            0x4
1720 #define FDMI_PORT_SPEED_4GB             0x8
1721 #define FDMI_PORT_SPEED_8GB             0x10
1722 #define FDMI_PORT_SPEED_16GB            0x20
1723 #define FDMI_PORT_SPEED_UNKNOWN         0x8000
1724
1725 struct ct_fdmi_port_attr {
1726         uint16_t type;
1727         uint16_t len;
1728         union {
1729                 uint8_t fc4_types[32];
1730                 uint32_t sup_speed;
1731                 uint32_t cur_speed;
1732                 uint32_t max_frame_size;
1733                 uint8_t os_dev_name[32];
1734                 uint8_t host_name[32];
1735         } a;
1736 };
1737
1738 /*
1739  * Port Attribute Block.
1740  */
1741 struct ct_fdmi_port_attributes {
1742         uint32_t count;
1743         struct ct_fdmi_port_attr entry[FDMI_PORT_ATTR_COUNT];
1744 };
1745
1746 /* FDMI definitions. */
1747 #define GRHL_CMD        0x100
1748 #define GHAT_CMD        0x101
1749 #define GRPL_CMD        0x102
1750 #define GPAT_CMD        0x110
1751
1752 #define RHBA_CMD        0x200
1753 #define RHBA_RSP_SIZE   16
1754
1755 #define RHAT_CMD        0x201
1756 #define RPRT_CMD        0x210
1757
1758 #define RPA_CMD         0x211
1759 #define RPA_RSP_SIZE    16
1760
1761 #define DHBA_CMD        0x300
1762 #define DHBA_REQ_SIZE   (16 + 8)
1763 #define DHBA_RSP_SIZE   16
1764
1765 #define DHAT_CMD        0x301
1766 #define DPRT_CMD        0x310
1767 #define DPA_CMD         0x311
1768
1769 /* CT command header -- request/response common fields */
1770 struct ct_cmd_hdr {
1771         uint8_t revision;
1772         uint8_t in_id[3];
1773         uint8_t gs_type;
1774         uint8_t gs_subtype;
1775         uint8_t options;
1776         uint8_t reserved;
1777 };
1778
1779 /* CT command request */
1780 struct ct_sns_req {
1781         struct ct_cmd_hdr header;
1782         uint16_t command;
1783         uint16_t max_rsp_size;
1784         uint8_t fragment_id;
1785         uint8_t reserved[3];
1786
1787         union {
1788                 /* GA_NXT, GPN_ID, GNN_ID, GFT_ID, GFPN_ID */
1789                 struct {
1790                         uint8_t reserved;
1791                         uint8_t port_id[3];
1792                 } port_id;
1793
1794                 struct {
1795                         uint8_t port_type;
1796                         uint8_t domain;
1797                         uint8_t area;
1798                         uint8_t reserved;
1799                 } gid_pt;
1800
1801                 struct {
1802                         uint8_t reserved;
1803                         uint8_t port_id[3];
1804                         uint8_t fc4_types[32];
1805                 } rft_id;
1806
1807                 struct {
1808                         uint8_t reserved;
1809                         uint8_t port_id[3];
1810                         uint16_t reserved2;
1811                         uint8_t fc4_feature;
1812                         uint8_t fc4_type;
1813                 } rff_id;
1814
1815                 struct {
1816                         uint8_t reserved;
1817                         uint8_t port_id[3];
1818                         uint8_t node_name[8];
1819                 } rnn_id;
1820
1821                 struct {
1822                         uint8_t node_name[8];
1823                         uint8_t name_len;
1824                         uint8_t sym_node_name[255];
1825                 } rsnn_nn;
1826
1827                 struct {
1828                         uint8_t hba_indentifier[8];
1829                 } ghat;
1830
1831                 struct {
1832                         uint8_t hba_identifier[8];
1833                         uint32_t entry_count;
1834                         uint8_t port_name[8];
1835                         struct ct_fdmi_hba_attributes attrs;
1836                 } rhba;
1837
1838                 struct {
1839                         uint8_t hba_identifier[8];
1840                         struct ct_fdmi_hba_attributes attrs;
1841                 } rhat;
1842
1843                 struct {
1844                         uint8_t port_name[8];
1845                         struct ct_fdmi_port_attributes attrs;
1846                 } rpa;
1847
1848                 struct {
1849                         uint8_t port_name[8];
1850                 } dhba;
1851
1852                 struct {
1853                         uint8_t port_name[8];
1854                 } dhat;
1855
1856                 struct {
1857                         uint8_t port_name[8];
1858                 } dprt;
1859
1860                 struct {
1861                         uint8_t port_name[8];
1862                 } dpa;
1863
1864                 struct {
1865                         uint8_t port_name[8];
1866                 } gpsc;
1867         } req;
1868 };
1869
1870 /* CT command response header */
1871 struct ct_rsp_hdr {
1872         struct ct_cmd_hdr header;
1873         uint16_t response;
1874         uint16_t residual;
1875         uint8_t fragment_id;
1876         uint8_t reason_code;
1877         uint8_t explanation_code;
1878         uint8_t vendor_unique;
1879 };
1880
1881 struct ct_sns_gid_pt_data {
1882         uint8_t control_byte;
1883         uint8_t port_id[3];
1884 };
1885
1886 struct ct_sns_rsp {
1887         struct ct_rsp_hdr header;
1888
1889         union {
1890                 struct {
1891                         uint8_t port_type;
1892                         uint8_t port_id[3];
1893                         uint8_t port_name[8];
1894                         uint8_t sym_port_name_len;
1895                         uint8_t sym_port_name[255];
1896                         uint8_t node_name[8];
1897                         uint8_t sym_node_name_len;
1898                         uint8_t sym_node_name[255];
1899                         uint8_t init_proc_assoc[8];
1900                         uint8_t node_ip_addr[16];
1901                         uint8_t class_of_service[4];
1902                         uint8_t fc4_types[32];
1903                         uint8_t ip_address[16];
1904                         uint8_t fabric_port_name[8];
1905                         uint8_t reserved;
1906                         uint8_t hard_address[3];
1907                 } ga_nxt;
1908
1909                 struct {
1910                         struct ct_sns_gid_pt_data entries[MAX_FIBRE_DEVICES];
1911                 } gid_pt;
1912
1913                 struct {
1914                         uint8_t port_name[8];
1915                 } gpn_id;
1916
1917                 struct {
1918                         uint8_t node_name[8];
1919                 } gnn_id;
1920
1921                 struct {
1922                         uint8_t fc4_types[32];
1923                 } gft_id;
1924
1925                 struct {
1926                         uint32_t entry_count;
1927                         uint8_t port_name[8];
1928                         struct ct_fdmi_hba_attributes attrs;
1929                 } ghat;
1930
1931                 struct {
1932                         uint8_t port_name[8];
1933                 } gfpn_id;
1934
1935                 struct {
1936                         uint16_t speeds;
1937                         uint16_t speed;
1938                 } gpsc;
1939         } rsp;
1940 };
1941
1942 struct ct_sns_pkt {
1943         union {
1944                 struct ct_sns_req req;
1945                 struct ct_sns_rsp rsp;
1946         } p;
1947 };
1948
1949 /*
1950  * SNS command structures -- for 2200 compatability.
1951  */
1952 #define RFT_ID_SNS_SCMD_LEN     22
1953 #define RFT_ID_SNS_CMD_SIZE     60
1954 #define RFT_ID_SNS_DATA_SIZE    16
1955
1956 #define RNN_ID_SNS_SCMD_LEN     10
1957 #define RNN_ID_SNS_CMD_SIZE     36
1958 #define RNN_ID_SNS_DATA_SIZE    16
1959
1960 #define GA_NXT_SNS_SCMD_LEN     6
1961 #define GA_NXT_SNS_CMD_SIZE     28
1962 #define GA_NXT_SNS_DATA_SIZE    (620 + 16)
1963
1964 #define GID_PT_SNS_SCMD_LEN     6
1965 #define GID_PT_SNS_CMD_SIZE     28
1966 #define GID_PT_SNS_DATA_SIZE    (MAX_FIBRE_DEVICES * 4 + 16)
1967
1968 #define GPN_ID_SNS_SCMD_LEN     6
1969 #define GPN_ID_SNS_CMD_SIZE     28
1970 #define GPN_ID_SNS_DATA_SIZE    (8 + 16)
1971
1972 #define GNN_ID_SNS_SCMD_LEN     6
1973 #define GNN_ID_SNS_CMD_SIZE     28
1974 #define GNN_ID_SNS_DATA_SIZE    (8 + 16)
1975
1976 struct sns_cmd_pkt {
1977         union {
1978                 struct {
1979                         uint16_t buffer_length;
1980                         uint16_t reserved_1;
1981                         uint32_t buffer_address[2];
1982                         uint16_t subcommand_length;
1983                         uint16_t reserved_2;
1984                         uint16_t subcommand;
1985                         uint16_t size;
1986                         uint32_t reserved_3;
1987                         uint8_t param[36];
1988                 } cmd;
1989
1990                 uint8_t rft_data[RFT_ID_SNS_DATA_SIZE];
1991                 uint8_t rnn_data[RNN_ID_SNS_DATA_SIZE];
1992                 uint8_t gan_data[GA_NXT_SNS_DATA_SIZE];
1993                 uint8_t gid_data[GID_PT_SNS_DATA_SIZE];
1994                 uint8_t gpn_data[GPN_ID_SNS_DATA_SIZE];
1995                 uint8_t gnn_data[GNN_ID_SNS_DATA_SIZE];
1996         } p;
1997 };
1998
1999 struct fw_blob {
2000         char *name;
2001         uint32_t segs[4];
2002         const struct firmware *fw;
2003 };
2004
2005 /* Return data from MBC_GET_ID_LIST call. */
2006 struct gid_list_info {
2007         uint8_t al_pa;
2008         uint8_t area;
2009         uint8_t domain;
2010         uint8_t loop_id_2100;   /* ISP2100/ISP2200 -- 4 bytes. */
2011         uint16_t loop_id;       /* ISP23XX         -- 6 bytes. */
2012         uint16_t reserved_1;    /* ISP24XX         -- 8 bytes. */
2013 };
2014 #define GID_LIST_SIZE (sizeof(struct gid_list_info) * MAX_FIBRE_DEVICES)
2015
2016 /* NPIV */
2017 typedef struct vport_info {
2018         uint8_t         port_name[WWN_SIZE];
2019         uint8_t         node_name[WWN_SIZE];
2020         int             vp_id;
2021         uint16_t        loop_id;
2022         unsigned long   host_no;
2023         uint8_t         port_id[3];
2024         int             loop_state;
2025 } vport_info_t;
2026
2027 typedef struct vport_params {
2028         uint8_t         port_name[WWN_SIZE];
2029         uint8_t         node_name[WWN_SIZE];
2030         uint32_t        options;
2031 #define VP_OPTS_RETRY_ENABLE    BIT_0
2032 #define VP_OPTS_VP_DISABLE      BIT_1
2033 } vport_params_t;
2034
2035 /* NPIV - return codes of VP create and modify */
2036 #define VP_RET_CODE_OK                  0
2037 #define VP_RET_CODE_FATAL               1
2038 #define VP_RET_CODE_WRONG_ID            2
2039 #define VP_RET_CODE_WWPN                3
2040 #define VP_RET_CODE_RESOURCES           4
2041 #define VP_RET_CODE_NO_MEM              5
2042 #define VP_RET_CODE_NOT_FOUND           6
2043
2044 /*
2045  * ISP operations
2046  */
2047 struct isp_operations {
2048
2049         int (*pci_config) (struct scsi_qla_host *);
2050         void (*reset_chip) (struct scsi_qla_host *);
2051         int (*chip_diag) (struct scsi_qla_host *);
2052         void (*config_rings) (struct scsi_qla_host *);
2053         void (*reset_adapter) (struct scsi_qla_host *);
2054         int (*nvram_config) (struct scsi_qla_host *);
2055         void (*update_fw_options) (struct scsi_qla_host *);
2056         int (*load_risc) (struct scsi_qla_host *, uint32_t *);
2057
2058         char * (*pci_info_str) (struct scsi_qla_host *, char *);
2059         char * (*fw_version_str) (struct scsi_qla_host *, char *);
2060
2061         irq_handler_t intr_handler;
2062         void (*enable_intrs) (struct scsi_qla_host *);
2063         void (*disable_intrs) (struct scsi_qla_host *);
2064
2065         int (*abort_command) (struct scsi_qla_host *, srb_t *);
2066         int (*target_reset) (struct fc_port *, unsigned int);
2067         int (*lun_reset) (struct fc_port *, unsigned int);
2068         int (*fabric_login) (struct scsi_qla_host *, uint16_t, uint8_t,
2069                 uint8_t, uint8_t, uint16_t *, uint8_t);
2070         int (*fabric_logout) (struct scsi_qla_host *, uint16_t, uint8_t,
2071             uint8_t, uint8_t);
2072
2073         uint16_t (*calc_req_entries) (uint16_t);
2074         void (*build_iocbs) (srb_t *, cmd_entry_t *, uint16_t);
2075         void * (*prep_ms_iocb) (struct scsi_qla_host *, uint32_t, uint32_t);
2076         void * (*prep_ms_fdmi_iocb) (struct scsi_qla_host *, uint32_t,
2077             uint32_t);
2078
2079         uint8_t * (*read_nvram) (struct scsi_qla_host *, uint8_t *,
2080                 uint32_t, uint32_t);
2081         int (*write_nvram) (struct scsi_qla_host *, uint8_t *, uint32_t,
2082                 uint32_t);
2083
2084         void (*fw_dump) (struct scsi_qla_host *, int);
2085
2086         int (*beacon_on) (struct scsi_qla_host *);
2087         int (*beacon_off) (struct scsi_qla_host *);
2088         void (*beacon_blink) (struct scsi_qla_host *);
2089
2090         uint8_t * (*read_optrom) (struct scsi_qla_host *, uint8_t *,
2091                 uint32_t, uint32_t);
2092         int (*write_optrom) (struct scsi_qla_host *, uint8_t *, uint32_t,
2093                 uint32_t);
2094
2095         int (*get_flash_version) (struct scsi_qla_host *, void *);
2096 };
2097
2098 /* MSI-X Support *************************************************************/
2099
2100 #define QLA_MSIX_CHIP_REV_24XX  3
2101 #define QLA_MSIX_FW_MODE(m)     (((m) & (BIT_7|BIT_8|BIT_9)) >> 7)
2102 #define QLA_MSIX_FW_MODE_1(m)   (QLA_MSIX_FW_MODE(m) == 1)
2103
2104 #define QLA_MSIX_DEFAULT        0x00
2105 #define QLA_MSIX_RSP_Q          0x01
2106
2107 #define QLA_MSIX_ENTRIES        2
2108 #define QLA_MIDX_DEFAULT        0
2109 #define QLA_MIDX_RSP_Q          1
2110
2111 struct scsi_qla_host;
2112
2113 struct qla_msix_entry {
2114         int have_irq;
2115         uint16_t msix_vector;
2116         uint16_t msix_entry;
2117 };
2118
2119 #define WATCH_INTERVAL          1       /* number of seconds */
2120
2121 /* Work events.  */
2122 enum qla_work_type {
2123         QLA_EVT_AEN,
2124         QLA_EVT_HWE_LOG,
2125 };
2126
2127
2128 struct qla_work_evt {
2129         struct list_head        list;
2130         enum qla_work_type      type;
2131         u32                     flags;
2132 #define QLA_EVT_FLAG_FREE       0x1
2133
2134         union {
2135                 struct {
2136                         enum fc_host_event_code code;
2137                         u32 data;
2138                 } aen;
2139                 struct {
2140                         uint16_t code;
2141                         uint16_t d1, d2, d3;
2142                 } hwe;
2143         } u;
2144 };
2145
2146 struct qla_chip_state_84xx {
2147         struct list_head list;
2148         struct kref kref;
2149
2150         void *bus;
2151         spinlock_t access_lock;
2152         struct mutex fw_update_mutex;
2153         uint32_t fw_update;
2154         uint32_t op_fw_version;
2155         uint32_t op_fw_size;
2156         uint32_t op_fw_seq_size;
2157         uint32_t diag_fw_version;
2158         uint32_t gold_fw_version;
2159 };
2160
2161 /*
2162  * Linux Host Adapter structure
2163  */
2164 typedef struct scsi_qla_host {
2165         struct list_head list;
2166
2167         /* Commonly used flags and state information. */
2168         struct Scsi_Host *host;
2169         struct pci_dev  *pdev;
2170
2171         unsigned long   host_no;
2172         unsigned long   instance;
2173
2174         volatile struct {
2175                 uint32_t        init_done               :1;
2176                 uint32_t        online                  :1;
2177                 uint32_t        mbox_int                :1;
2178                 uint32_t        mbox_busy               :1;
2179                 uint32_t        rscn_queue_overflow     :1;
2180                 uint32_t        reset_active            :1;
2181
2182                 uint32_t        management_server_logged_in :1;
2183                 uint32_t        process_response_queue  :1;
2184
2185                 uint32_t        disable_risc_code_load  :1;
2186                 uint32_t        enable_64bit_addressing :1;
2187                 uint32_t        enable_lip_reset        :1;
2188                 uint32_t        enable_lip_full_login   :1;
2189                 uint32_t        enable_target_reset     :1;
2190                 uint32_t        enable_led_scheme       :1;
2191                 uint32_t        inta_enabled            :1;
2192                 uint32_t        msi_enabled             :1;
2193                 uint32_t        msix_enabled            :1;
2194                 uint32_t        disable_serdes          :1;
2195                 uint32_t        gpsc_supported          :1;
2196                 uint32_t        vsan_enabled            :1;
2197                 uint32_t        npiv_supported          :1;
2198                 uint32_t        fce_enabled             :1;
2199                 uint32_t        hw_event_marker_found   :1;
2200         } flags;
2201
2202         atomic_t        loop_state;
2203 #define LOOP_TIMEOUT    1
2204 #define LOOP_DOWN       2
2205 #define LOOP_UP         3
2206 #define LOOP_UPDATE     4
2207 #define LOOP_READY      5
2208 #define LOOP_DEAD       6
2209
2210         unsigned long   dpc_flags;
2211 #define RESET_MARKER_NEEDED     0       /* Send marker to ISP. */
2212 #define RESET_ACTIVE            1
2213 #define ISP_ABORT_NEEDED        2       /* Initiate ISP abort. */
2214 #define ABORT_ISP_ACTIVE        3       /* ISP abort in progress. */
2215 #define LOOP_RESYNC_NEEDED      4       /* Device Resync needed. */
2216 #define LOOP_RESYNC_ACTIVE      5
2217 #define LOCAL_LOOP_UPDATE       6       /* Perform a local loop update. */
2218 #define RSCN_UPDATE             7       /* Perform an RSCN update. */
2219 #define MAILBOX_RETRY           8
2220 #define ISP_RESET_NEEDED        9       /* Initiate a ISP reset. */
2221 #define FAILOVER_EVENT_NEEDED   10
2222 #define FAILOVER_EVENT          11
2223 #define FAILOVER_NEEDED         12
2224 #define SCSI_RESTART_NEEDED     13      /* Processes SCSI retry queue. */
2225 #define PORT_RESTART_NEEDED     14      /* Processes Retry queue. */
2226 #define RESTART_QUEUES_NEEDED   15      /* Restarts the Lun queue. */
2227 #define ABORT_QUEUES_NEEDED     16
2228 #define RELOGIN_NEEDED          17
2229 #define LOGIN_RETRY_NEEDED      18      /* Initiate required fabric logins. */
2230 #define REGISTER_FC4_NEEDED     19      /* SNS FC4 registration required. */
2231 #define ISP_ABORT_RETRY         20      /* ISP aborted. */
2232 #define FCPORT_RESCAN_NEEDED    21      /* IO descriptor processing needed */
2233 #define IODESC_PROCESS_NEEDED   22      /* IO descriptor processing needed */
2234 #define IOCTL_ERROR_RECOVERY    23
2235 #define LOOP_RESET_NEEDED       24
2236 #define BEACON_BLINK_NEEDED     25
2237 #define REGISTER_FDMI_NEEDED    26
2238 #define FCPORT_UPDATE_NEEDED    27
2239 #define VP_DPC_NEEDED           28      /* wake up for VP dpc handling */
2240
2241         uint32_t        device_flags;
2242 #define DFLG_LOCAL_DEVICES              BIT_0
2243 #define DFLG_RETRY_LOCAL_DEVICES        BIT_1
2244 #define DFLG_FABRIC_DEVICES             BIT_2
2245 #define SWITCH_FOUND                    BIT_3
2246 #define DFLG_NO_CABLE                   BIT_4
2247
2248 #define PCI_DEVICE_ID_QLOGIC_ISP2532    0x2532
2249 #define PCI_DEVICE_ID_QLOGIC_ISP8432    0x8432
2250         uint32_t        device_type;
2251 #define DT_ISP2100                      BIT_0
2252 #define DT_ISP2200                      BIT_1
2253 #define DT_ISP2300                      BIT_2
2254 #define DT_ISP2312                      BIT_3
2255 #define DT_ISP2322                      BIT_4
2256 #define DT_ISP6312                      BIT_5
2257 #define DT_ISP6322                      BIT_6
2258 #define DT_ISP2422                      BIT_7
2259 #define DT_ISP2432                      BIT_8
2260 #define DT_ISP5422                      BIT_9
2261 #define DT_ISP5432                      BIT_10
2262 #define DT_ISP2532                      BIT_11
2263 #define DT_ISP8432                      BIT_12
2264 #define DT_ISP_LAST                     (DT_ISP8432 << 1)
2265
2266 #define DT_IIDMA                        BIT_26
2267 #define DT_FWI2                         BIT_27
2268 #define DT_ZIO_SUPPORTED                BIT_28
2269 #define DT_OEM_001                      BIT_29
2270 #define DT_ISP2200A                     BIT_30
2271 #define DT_EXTENDED_IDS                 BIT_31
2272
2273 #define DT_MASK(ha)     ((ha)->device_type & (DT_ISP_LAST - 1))
2274 #define IS_QLA2100(ha)  (DT_MASK(ha) & DT_ISP2100)
2275 #define IS_QLA2200(ha)  (DT_MASK(ha) & DT_ISP2200)
2276 #define IS_QLA2300(ha)  (DT_MASK(ha) & DT_ISP2300)
2277 #define IS_QLA2312(ha)  (DT_MASK(ha) & DT_ISP2312)
2278 #define IS_QLA2322(ha)  (DT_MASK(ha) & DT_ISP2322)
2279 #define IS_QLA6312(ha)  (DT_MASK(ha) & DT_ISP6312)
2280 #define IS_QLA6322(ha)  (DT_MASK(ha) & DT_ISP6322)
2281 #define IS_QLA2422(ha)  (DT_MASK(ha) & DT_ISP2422)
2282 #define IS_QLA2432(ha)  (DT_MASK(ha) & DT_ISP2432)
2283 #define IS_QLA5422(ha)  (DT_MASK(ha) & DT_ISP5422)
2284 #define IS_QLA5432(ha)  (DT_MASK(ha) & DT_ISP5432)
2285 #define IS_QLA2532(ha)  (DT_MASK(ha) & DT_ISP2532)
2286 #define IS_QLA8432(ha)  (DT_MASK(ha) & DT_ISP8432)
2287
2288 #define IS_QLA23XX(ha)  (IS_QLA2300(ha) || IS_QLA2312(ha) || IS_QLA2322(ha) || \
2289                          IS_QLA6312(ha) || IS_QLA6322(ha))
2290 #define IS_QLA24XX(ha)  (IS_QLA2422(ha) || IS_QLA2432(ha))
2291 #define IS_QLA54XX(ha)  (IS_QLA5422(ha) || IS_QLA5432(ha))
2292 #define IS_QLA25XX(ha)  (IS_QLA2532(ha))
2293 #define IS_QLA84XX(ha)  (IS_QLA8432(ha))
2294 #define IS_QLA24XX_TYPE(ha)     (IS_QLA24XX(ha) || IS_QLA54XX(ha) || \
2295                         IS_QLA84XX(ha))
2296
2297 #define IS_IIDMA_CAPABLE(ha)    ((ha)->device_type & DT_IIDMA)
2298 #define IS_FWI2_CAPABLE(ha)     ((ha)->device_type & DT_FWI2)
2299 #define IS_ZIO_SUPPORTED(ha)    ((ha)->device_type & DT_ZIO_SUPPORTED)
2300 #define IS_OEM_001(ha)          ((ha)->device_type & DT_OEM_001)
2301 #define HAS_EXTENDED_IDS(ha)    ((ha)->device_type & DT_EXTENDED_IDS)
2302
2303         /* SRB cache. */
2304 #define SRB_MIN_REQ     128
2305         mempool_t       *srb_mempool;
2306
2307         /* This spinlock is used to protect "io transactions", you must
2308          * acquire it before doing any IO to the card, eg with RD_REG*() and
2309          * WRT_REG*() for the duration of your entire commandtransaction.
2310          *
2311          * This spinlock is of lower priority than the io request lock.
2312          */
2313
2314         spinlock_t              hardware_lock ____cacheline_aligned;
2315
2316         int             bars;
2317         int             mem_only;
2318         device_reg_t __iomem *iobase;           /* Base I/O address */
2319         resource_size_t pio_address;
2320 #define MIN_IOBASE_LEN          0x100
2321
2322         /* ISP ring lock, rings, and indexes */
2323         dma_addr_t      request_dma;        /* Physical address. */
2324         request_t       *request_ring;      /* Base virtual address */
2325         request_t       *request_ring_ptr;  /* Current address. */
2326         uint16_t        req_ring_index;     /* Current index. */
2327         uint16_t        req_q_cnt;          /* Number of available entries. */
2328         uint16_t        request_q_length;
2329
2330         dma_addr_t      response_dma;       /* Physical address. */
2331         response_t      *response_ring;     /* Base virtual address */
2332         response_t      *response_ring_ptr; /* Current address. */
2333         uint16_t        rsp_ring_index;     /* Current index. */
2334         uint16_t        response_q_length;
2335
2336         struct isp_operations *isp_ops;
2337
2338         /* Outstandings ISP commands. */
2339         srb_t           *outstanding_cmds[MAX_OUTSTANDING_COMMANDS];
2340         uint32_t        current_outstanding_cmd;
2341         srb_t           *status_srb;    /* Status continuation entry. */
2342
2343         /* ISP configuration data. */
2344         uint16_t        loop_id;                /* Host adapter loop id */
2345         uint16_t        switch_cap;
2346 #define FLOGI_SEQ_DEL           BIT_8
2347 #define FLOGI_MID_SUPPORT       BIT_10
2348 #define FLOGI_VSAN_SUPPORT      BIT_12
2349 #define FLOGI_SP_SUPPORT        BIT_13
2350         uint16_t        fb_rev;
2351
2352         port_id_t       d_id;                   /* Host adapter port id */
2353         uint16_t        max_public_loop_ids;
2354         uint16_t        min_external_loopid;    /* First external loop Id */
2355
2356 #define PORT_SPEED_UNKNOWN 0xFFFF
2357 #define PORT_SPEED_1GB  0x00
2358 #define PORT_SPEED_2GB  0x01
2359 #define PORT_SPEED_4GB  0x03
2360 #define PORT_SPEED_8GB  0x04
2361         uint16_t        link_data_rate;         /* F/W operating speed */
2362
2363         uint8_t         current_topology;
2364         uint8_t         prev_topology;
2365 #define ISP_CFG_NL      1
2366 #define ISP_CFG_N       2
2367 #define ISP_CFG_FL      4
2368 #define ISP_CFG_F       8
2369
2370         uint8_t         operating_mode;         /* F/W operating mode */
2371 #define LOOP      0
2372 #define P2P       1
2373 #define LOOP_P2P  2
2374 #define P2P_LOOP  3
2375
2376         uint8_t         marker_needed;
2377
2378         uint8_t         interrupts_on;
2379
2380         /* HBA serial number */
2381         uint8_t         serial0;
2382         uint8_t         serial1;
2383         uint8_t         serial2;
2384
2385         /* NVRAM configuration data */
2386 #define MAX_NVRAM_SIZE  4096
2387 #define VPD_OFFSET      MAX_NVRAM_SIZE / 2
2388         uint16_t        nvram_size;
2389         uint16_t        nvram_base;
2390         void            *nvram;
2391         uint16_t        vpd_size;
2392         uint16_t        vpd_base;
2393         void            *vpd;
2394
2395         uint16_t        loop_reset_delay;
2396         uint8_t         retry_count;
2397         uint8_t         login_timeout;
2398         uint16_t        r_a_tov;
2399         int             port_down_retry_count;
2400         uint8_t         mbx_count;
2401         uint16_t        last_loop_id;
2402         uint16_t        mgmt_svr_loop_id;
2403
2404         uint32_t        login_retry_count;
2405         int             max_q_depth;
2406
2407         struct list_head        work_list;
2408
2409         /* Fibre Channel Device List. */
2410         struct list_head        fcports;
2411
2412         /* RSCN queue. */
2413         uint32_t rscn_queue[MAX_RSCN_COUNT];
2414         uint8_t rscn_in_ptr;
2415         uint8_t rscn_out_ptr;
2416
2417         /* SNS command interfaces. */
2418         ms_iocb_entry_t         *ms_iocb;
2419         dma_addr_t              ms_iocb_dma;
2420         struct ct_sns_pkt       *ct_sns;
2421         dma_addr_t              ct_sns_dma;
2422         /* SNS command interfaces for 2200. */
2423         struct sns_cmd_pkt      *sns_cmd;
2424         dma_addr_t              sns_cmd_dma;
2425
2426 #define SFP_DEV_SIZE    256
2427 #define SFP_BLOCK_SIZE  64
2428         void                    *sfp_data;
2429         dma_addr_t              sfp_data_dma;
2430
2431         struct task_struct      *dpc_thread;
2432         uint8_t dpc_active;                  /* DPC routine is active */
2433
2434         /* Timeout timers. */
2435         uint8_t         loop_down_abort_time;    /* port down timer */
2436         atomic_t        loop_down_timer;         /* loop down timer */
2437         uint8_t         link_down_timeout;       /* link down timeout */
2438
2439         uint32_t        timer_active;
2440         struct timer_list        timer;
2441
2442         dma_addr_t      gid_list_dma;
2443         struct gid_list_info *gid_list;
2444         int             gid_list_info_size;
2445
2446         /* Small DMA pool allocations -- maximum 256 bytes in length. */
2447 #define DMA_POOL_SIZE   256
2448         struct dma_pool *s_dma_pool;
2449
2450         dma_addr_t      init_cb_dma;
2451         init_cb_t       *init_cb;
2452         int             init_cb_size;
2453
2454         /* These are used by mailbox operations. */
2455         volatile uint16_t mailbox_out[MAILBOX_REGISTER_COUNT];
2456
2457         mbx_cmd_t       *mcp;
2458         unsigned long   mbx_cmd_flags;
2459 #define MBX_INTERRUPT   1
2460 #define MBX_INTR_WAIT   2
2461 #define MBX_UPDATE_FLASH_ACTIVE 3
2462
2463         struct semaphore vport_sem;     /* Virtual port synchronization */
2464         struct completion mbx_cmd_comp; /* Serialize mbx access */
2465         struct completion mbx_intr_comp;  /* Used for completion notification */
2466
2467         uint32_t        mbx_flags;
2468 #define  MBX_IN_PROGRESS        BIT_0
2469 #define  MBX_BUSY               BIT_1   /* Got the Access */
2470 #define  MBX_SLEEPING_ON_SEM    BIT_2
2471 #define  MBX_POLLING_FOR_COMP   BIT_3
2472 #define  MBX_COMPLETED          BIT_4
2473 #define  MBX_TIMEDOUT           BIT_5
2474 #define  MBX_ACCESS_TIMEDOUT    BIT_6
2475
2476         /* Basic firmware related information. */
2477         uint16_t        fw_major_version;
2478         uint16_t        fw_minor_version;
2479         uint16_t        fw_subminor_version;
2480         uint16_t        fw_attributes;
2481         uint32_t        fw_memory_size;
2482         uint32_t        fw_transfer_size;
2483         uint32_t        fw_srisc_address;
2484 #define RISC_START_ADDRESS_2100 0x1000
2485 #define RISC_START_ADDRESS_2300 0x800
2486 #define RISC_START_ADDRESS_2400 0x100000
2487
2488         uint16_t        fw_options[16];         /* slots: 1,2,3,10,11 */
2489         uint8_t         fw_seriallink_options[4];
2490         uint16_t        fw_seriallink_options24[4];
2491
2492         /* Firmware dump information. */
2493         struct qla2xxx_fw_dump *fw_dump;
2494         uint32_t        fw_dump_len;
2495         int             fw_dumped;
2496         int             fw_dump_reading;
2497         dma_addr_t      eft_dma;
2498         void            *eft;
2499
2500         struct dentry *dfs_dir;
2501         struct dentry *dfs_fce;
2502         dma_addr_t      fce_dma;
2503         void            *fce;
2504         uint32_t        fce_bufs;
2505         uint16_t        fce_mb[8];
2506         uint64_t        fce_wr, fce_rd;
2507         struct mutex    fce_mutex;
2508
2509         uint32_t        hw_event_start;
2510         uint32_t        hw_event_ptr;
2511         uint32_t        hw_event_pause_errors;
2512
2513         uint8_t         host_str[16];
2514         uint32_t        pci_attr;
2515         uint16_t        chip_revision;
2516
2517         uint16_t        product_id[4];
2518
2519         uint8_t         model_number[16+1];
2520 #define BINZERO         "\0\0\0\0\0\0\0\0\0\0\0\0\0\0\0\0"
2521         char            *model_desc;
2522         uint8_t         adapter_id[16+1];
2523
2524         uint8_t         *node_name;
2525         uint8_t         *port_name;
2526         uint8_t         fabric_node_name[WWN_SIZE];
2527         uint32_t    isp_abort_cnt;
2528
2529         /* Option ROM information. */
2530         char            *optrom_buffer;
2531         uint32_t        optrom_size;
2532         int             optrom_state;
2533 #define QLA_SWAITING    0
2534 #define QLA_SREADING    1
2535 #define QLA_SWRITING    2
2536         uint32_t        optrom_region_start;
2537         uint32_t        optrom_region_size;
2538
2539         /* PCI expansion ROM image information. */
2540 #define ROM_CODE_TYPE_BIOS      0
2541 #define ROM_CODE_TYPE_FCODE     1
2542 #define ROM_CODE_TYPE_EFI       3
2543         uint8_t         bios_revision[2];
2544         uint8_t         efi_revision[2];
2545         uint8_t         fcode_revision[16];
2546         uint32_t        fw_revision[4];
2547
2548         uint16_t        fdt_odd_index;
2549         uint32_t        fdt_wrt_disable;
2550         uint32_t        fdt_erase_cmd;
2551         uint32_t        fdt_block_size;
2552         uint32_t        fdt_unprotect_sec_cmd;
2553         uint32_t        fdt_protect_sec_cmd;
2554
2555         /* Needed for BEACON */
2556         uint16_t        beacon_blink_led;
2557         uint8_t         beacon_color_state;
2558 #define QLA_LED_GRN_ON          0x01
2559 #define QLA_LED_YLW_ON          0x02
2560 #define QLA_LED_ABR_ON          0x04
2561 #define QLA_LED_ALL_ON          0x07    /* yellow, green, amber. */
2562                                         /* ISP2322: red, green, amber. */
2563
2564         uint16_t        zio_mode;
2565         uint16_t        zio_timer;
2566         struct fc_host_statistics fc_host_stat;
2567
2568         struct qla_msix_entry msix_entries[QLA_MSIX_ENTRIES];
2569
2570         struct list_head        vp_list;        /* list of VP */
2571         struct fc_vport *fc_vport;      /* holds fc_vport * for each vport */
2572         unsigned long   vp_idx_map[(MAX_MULTI_ID_FABRIC / 8) / sizeof(unsigned long)];
2573         uint16_t        num_vhosts;     /* number of vports created */
2574         uint16_t        num_vsans;      /* number of vsan created */
2575         uint16_t        vp_idx;         /* vport ID */
2576
2577         struct scsi_qla_host    *parent;        /* holds pport */
2578         unsigned long           vp_flags;
2579         struct list_head        vp_fcports;     /* list of fcports */
2580 #define VP_IDX_ACQUIRED         0       /* bit no 0 */
2581 #define VP_CREATE_NEEDED        1
2582 #define VP_BIND_NEEDED          2
2583 #define VP_DELETE_NEEDED        3
2584 #define VP_SCR_NEEDED           4       /* State Change Request registration */
2585         atomic_t                vp_state;
2586 #define VP_OFFLINE              0
2587 #define VP_ACTIVE               1
2588 #define VP_FAILED               2
2589 // #define VP_DISABLE           3
2590         uint16_t        vp_err_state;
2591         uint16_t        vp_prev_err_state;
2592 #define VP_ERR_UNKWN            0
2593 #define VP_ERR_PORTDWN          1
2594 #define VP_ERR_FAB_UNSUPPORTED  2
2595 #define VP_ERR_FAB_NORESOURCES  3
2596 #define VP_ERR_FAB_LOGOUT       4
2597 #define VP_ERR_ADAP_NORESOURCES 5
2598         uint16_t        max_npiv_vports;        /* 63 or 125 per topoloty */
2599         int             cur_vport_count;
2600
2601         struct qla_chip_state_84xx *cs84xx;
2602 } scsi_qla_host_t;
2603
2604
2605 /*
2606  * Macros to help code, maintain, etc.
2607  */
2608 #define LOOP_TRANSITION(ha) \
2609         (test_bit(ISP_ABORT_NEEDED, &ha->dpc_flags) || \
2610          test_bit(LOOP_RESYNC_NEEDED, &ha->dpc_flags) || \
2611          atomic_read(&ha->loop_state) == LOOP_DOWN)
2612
2613 #define qla_printk(level, ha, format, arg...) \
2614         dev_printk(level , &((ha)->pdev->dev) , format , ## arg)
2615
2616 /*
2617  * qla2x00 local function return status codes
2618  */
2619 #define MBS_MASK                0x3fff
2620
2621 #define QLA_SUCCESS             (MBS_COMMAND_COMPLETE & MBS_MASK)
2622 #define QLA_INVALID_COMMAND     (MBS_INVALID_COMMAND & MBS_MASK)
2623 #define QLA_INTERFACE_ERROR     (MBS_HOST_INTERFACE_ERROR & MBS_MASK)
2624 #define QLA_TEST_FAILED         (MBS_TEST_FAILED & MBS_MASK)
2625 #define QLA_COMMAND_ERROR       (MBS_COMMAND_ERROR & MBS_MASK)
2626 #define QLA_PARAMETER_ERROR     (MBS_COMMAND_PARAMETER_ERROR & MBS_MASK)
2627 #define QLA_PORT_ID_USED        (MBS_PORT_ID_USED & MBS_MASK)
2628 #define QLA_LOOP_ID_USED        (MBS_LOOP_ID_USED & MBS_MASK)
2629 #define QLA_ALL_IDS_IN_USE      (MBS_ALL_IDS_IN_USE & MBS_MASK)
2630 #define QLA_NOT_LOGGED_IN       (MBS_NOT_LOGGED_IN & MBS_MASK)
2631
2632 #define QLA_FUNCTION_TIMEOUT            0x100
2633 #define QLA_FUNCTION_PARAMETER_ERROR    0x101
2634 #define QLA_FUNCTION_FAILED             0x102
2635 #define QLA_MEMORY_ALLOC_FAILED         0x103
2636 #define QLA_LOCK_TIMEOUT                0x104
2637 #define QLA_ABORTED                     0x105
2638 #define QLA_SUSPENDED                   0x106
2639 #define QLA_BUSY                        0x107
2640 #define QLA_RSCNS_HANDLED               0x108
2641 #define QLA_ALREADY_REGISTERED          0x109
2642
2643 #define NVRAM_DELAY()           udelay(10)
2644
2645 #define INVALID_HANDLE  (MAX_OUTSTANDING_COMMANDS+1)
2646
2647 /*
2648  * Flash support definitions
2649  */
2650 #define OPTROM_SIZE_2300        0x20000
2651 #define OPTROM_SIZE_2322        0x100000
2652 #define OPTROM_SIZE_24XX        0x100000
2653 #define OPTROM_SIZE_25XX        0x200000
2654
2655 #include "qla_gbl.h"
2656 #include "qla_dbg.h"
2657 #include "qla_inline.h"
2658
2659 #define CMD_SP(Cmnd)            ((Cmnd)->SCp.ptr)
2660 #define CMD_COMPL_STATUS(Cmnd)  ((Cmnd)->SCp.this_residual)
2661 #define CMD_RESID_LEN(Cmnd)     ((Cmnd)->SCp.buffers_residual)
2662 #define CMD_SCSI_STATUS(Cmnd)   ((Cmnd)->SCp.Status)
2663 #define CMD_ACTUAL_SNSLEN(Cmnd) ((Cmnd)->SCp.Message)
2664 #define CMD_ENTRY_STATUS(Cmnd)  ((Cmnd)->SCp.have_data_in)
2665
2666 #endif