]> pilppa.org Git - linux-2.6-omap-h63xx.git/blob - include/asm-powerpc/system.h
[POWERPC] Fix section mismatch in PCI code
[linux-2.6-omap-h63xx.git] / include / asm-powerpc / system.h
1 /*
2  * Copyright (C) 1999 Cort Dougan <cort@cs.nmt.edu>
3  */
4 #ifndef _ASM_POWERPC_SYSTEM_H
5 #define _ASM_POWERPC_SYSTEM_H
6
7 #include <linux/kernel.h>
8
9 #include <asm/hw_irq.h>
10
11 /*
12  * Memory barrier.
13  * The sync instruction guarantees that all memory accesses initiated
14  * by this processor have been performed (with respect to all other
15  * mechanisms that access memory).  The eieio instruction is a barrier
16  * providing an ordering (separately) for (a) cacheable stores and (b)
17  * loads and stores to non-cacheable memory (e.g. I/O devices).
18  *
19  * mb() prevents loads and stores being reordered across this point.
20  * rmb() prevents loads being reordered across this point.
21  * wmb() prevents stores being reordered across this point.
22  * read_barrier_depends() prevents data-dependent loads being reordered
23  *      across this point (nop on PPC).
24  *
25  * We have to use the sync instructions for mb(), since lwsync doesn't
26  * order loads with respect to previous stores.  Lwsync is fine for
27  * rmb(), though. Note that rmb() actually uses a sync on 32-bit
28  * architectures.
29  *
30  * For wmb(), we use sync since wmb is used in drivers to order
31  * stores to system memory with respect to writes to the device.
32  * However, smp_wmb() can be a lighter-weight eieio barrier on
33  * SMP since it is only used to order updates to system memory.
34  */
35 #define mb()   __asm__ __volatile__ ("sync" : : : "memory")
36 #define rmb()  __asm__ __volatile__ (__stringify(LWSYNC) : : : "memory")
37 #define wmb()  __asm__ __volatile__ ("sync" : : : "memory")
38 #define read_barrier_depends()  do { } while(0)
39
40 #define set_mb(var, value)      do { var = value; mb(); } while (0)
41
42 #ifdef __KERNEL__
43 #ifdef CONFIG_SMP
44 #define smp_mb()        mb()
45 #define smp_rmb()       rmb()
46 #define smp_wmb()       eieio()
47 #define smp_read_barrier_depends()      read_barrier_depends()
48 #else
49 #define smp_mb()        barrier()
50 #define smp_rmb()       barrier()
51 #define smp_wmb()       barrier()
52 #define smp_read_barrier_depends()      do { } while(0)
53 #endif /* CONFIG_SMP */
54
55 /*
56  * This is a barrier which prevents following instructions from being
57  * started until the value of the argument x is known.  For example, if
58  * x is a variable loaded from memory, this prevents following
59  * instructions from being executed until the load has been performed.
60  */
61 #define data_barrier(x) \
62         asm volatile("twi 0,%0,0; isync" : : "r" (x) : "memory");
63
64 struct task_struct;
65 struct pt_regs;
66
67 #ifdef CONFIG_DEBUGGER
68
69 extern int (*__debugger)(struct pt_regs *regs);
70 extern int (*__debugger_ipi)(struct pt_regs *regs);
71 extern int (*__debugger_bpt)(struct pt_regs *regs);
72 extern int (*__debugger_sstep)(struct pt_regs *regs);
73 extern int (*__debugger_iabr_match)(struct pt_regs *regs);
74 extern int (*__debugger_dabr_match)(struct pt_regs *regs);
75 extern int (*__debugger_fault_handler)(struct pt_regs *regs);
76
77 #define DEBUGGER_BOILERPLATE(__NAME) \
78 static inline int __NAME(struct pt_regs *regs) \
79 { \
80         if (unlikely(__ ## __NAME)) \
81                 return __ ## __NAME(regs); \
82         return 0; \
83 }
84
85 DEBUGGER_BOILERPLATE(debugger)
86 DEBUGGER_BOILERPLATE(debugger_ipi)
87 DEBUGGER_BOILERPLATE(debugger_bpt)
88 DEBUGGER_BOILERPLATE(debugger_sstep)
89 DEBUGGER_BOILERPLATE(debugger_iabr_match)
90 DEBUGGER_BOILERPLATE(debugger_dabr_match)
91 DEBUGGER_BOILERPLATE(debugger_fault_handler)
92
93 #else
94 static inline int debugger(struct pt_regs *regs) { return 0; }
95 static inline int debugger_ipi(struct pt_regs *regs) { return 0; }
96 static inline int debugger_bpt(struct pt_regs *regs) { return 0; }
97 static inline int debugger_sstep(struct pt_regs *regs) { return 0; }
98 static inline int debugger_iabr_match(struct pt_regs *regs) { return 0; }
99 static inline int debugger_dabr_match(struct pt_regs *regs) { return 0; }
100 static inline int debugger_fault_handler(struct pt_regs *regs) { return 0; }
101 #endif
102
103 extern int set_dabr(unsigned long dabr);
104 extern void print_backtrace(unsigned long *);
105 extern void show_regs(struct pt_regs * regs);
106 extern void flush_instruction_cache(void);
107 extern void hard_reset_now(void);
108 extern void poweroff_now(void);
109
110 #ifdef CONFIG_6xx
111 extern long _get_L2CR(void);
112 extern long _get_L3CR(void);
113 extern void _set_L2CR(unsigned long);
114 extern void _set_L3CR(unsigned long);
115 #else
116 #define _get_L2CR()     0L
117 #define _get_L3CR()     0L
118 #define _set_L2CR(val)  do { } while(0)
119 #define _set_L3CR(val)  do { } while(0)
120 #endif
121
122 extern void via_cuda_init(void);
123 extern void read_rtc_time(void);
124 extern void pmac_find_display(void);
125 extern void giveup_fpu(struct task_struct *);
126 extern void disable_kernel_fp(void);
127 extern void enable_kernel_fp(void);
128 extern void flush_fp_to_thread(struct task_struct *);
129 extern void enable_kernel_altivec(void);
130 extern void giveup_altivec(struct task_struct *);
131 extern void load_up_altivec(struct task_struct *);
132 extern int emulate_altivec(struct pt_regs *);
133 extern void enable_kernel_spe(void);
134 extern void giveup_spe(struct task_struct *);
135 extern void load_up_spe(struct task_struct *);
136 extern int fix_alignment(struct pt_regs *);
137 extern void cvt_fd(float *from, double *to, struct thread_struct *thread);
138 extern void cvt_df(double *from, float *to, struct thread_struct *thread);
139
140 #ifndef CONFIG_SMP
141 extern void discard_lazy_cpu_state(void);
142 #else
143 static inline void discard_lazy_cpu_state(void)
144 {
145 }
146 #endif
147
148 #ifdef CONFIG_ALTIVEC
149 extern void flush_altivec_to_thread(struct task_struct *);
150 #else
151 static inline void flush_altivec_to_thread(struct task_struct *t)
152 {
153 }
154 #endif
155
156 #ifdef CONFIG_SPE
157 extern void flush_spe_to_thread(struct task_struct *);
158 #else
159 static inline void flush_spe_to_thread(struct task_struct *t)
160 {
161 }
162 #endif
163
164 extern int call_rtas(const char *, int, int, unsigned long *, ...);
165 extern void cacheable_memzero(void *p, unsigned int nb);
166 extern void *cacheable_memcpy(void *, const void *, unsigned int);
167 extern int do_page_fault(struct pt_regs *, unsigned long, unsigned long);
168 extern void bad_page_fault(struct pt_regs *, unsigned long, int);
169 extern int die(const char *, struct pt_regs *, long);
170 extern void _exception(int, struct pt_regs *, int, unsigned long);
171 #ifdef CONFIG_BOOKE_WDT
172 extern u32 booke_wdt_enabled;
173 extern u32 booke_wdt_period;
174 #endif /* CONFIG_BOOKE_WDT */
175
176 struct device_node;
177 extern void note_scsi_host(struct device_node *, void *);
178
179 extern struct task_struct *__switch_to(struct task_struct *,
180         struct task_struct *);
181 #define switch_to(prev, next, last)     ((last) = __switch_to((prev), (next)))
182
183 struct thread_struct;
184 extern struct task_struct *_switch(struct thread_struct *prev,
185                                    struct thread_struct *next);
186
187 extern unsigned int rtas_data;
188 extern int mem_init_done;       /* set on boot once kmalloc can be called */
189 extern unsigned long memory_limit;
190 extern unsigned long klimit;
191
192 extern void *alloc_maybe_bootmem(size_t size, gfp_t mask);
193
194 extern int powersave_nap;       /* set if nap mode can be used in idle loop */
195
196 /*
197  * Atomic exchange
198  *
199  * Changes the memory location '*ptr' to be val and returns
200  * the previous value stored there.
201  */
202 static __inline__ unsigned long
203 __xchg_u32(volatile void *p, unsigned long val)
204 {
205         unsigned long prev;
206
207         __asm__ __volatile__(
208         LWSYNC_ON_SMP
209 "1:     lwarx   %0,0,%2 \n"
210         PPC405_ERR77(0,%2)
211 "       stwcx.  %3,0,%2 \n\
212         bne-    1b"
213         ISYNC_ON_SMP
214         : "=&r" (prev), "+m" (*(volatile unsigned int *)p)
215         : "r" (p), "r" (val)
216         : "cc", "memory");
217
218         return prev;
219 }
220
221 /*
222  * Atomic exchange
223  *
224  * Changes the memory location '*ptr' to be val and returns
225  * the previous value stored there.
226  */
227 static __inline__ unsigned long
228 __xchg_u32_local(volatile void *p, unsigned long val)
229 {
230         unsigned long prev;
231
232         __asm__ __volatile__(
233 "1:     lwarx   %0,0,%2 \n"
234         PPC405_ERR77(0,%2)
235 "       stwcx.  %3,0,%2 \n\
236         bne-    1b"
237         : "=&r" (prev), "+m" (*(volatile unsigned int *)p)
238         : "r" (p), "r" (val)
239         : "cc", "memory");
240
241         return prev;
242 }
243
244 #ifdef CONFIG_PPC64
245 static __inline__ unsigned long
246 __xchg_u64(volatile void *p, unsigned long val)
247 {
248         unsigned long prev;
249
250         __asm__ __volatile__(
251         LWSYNC_ON_SMP
252 "1:     ldarx   %0,0,%2 \n"
253         PPC405_ERR77(0,%2)
254 "       stdcx.  %3,0,%2 \n\
255         bne-    1b"
256         ISYNC_ON_SMP
257         : "=&r" (prev), "+m" (*(volatile unsigned long *)p)
258         : "r" (p), "r" (val)
259         : "cc", "memory");
260
261         return prev;
262 }
263
264 static __inline__ unsigned long
265 __xchg_u64_local(volatile void *p, unsigned long val)
266 {
267         unsigned long prev;
268
269         __asm__ __volatile__(
270 "1:     ldarx   %0,0,%2 \n"
271         PPC405_ERR77(0,%2)
272 "       stdcx.  %3,0,%2 \n\
273         bne-    1b"
274         : "=&r" (prev), "+m" (*(volatile unsigned long *)p)
275         : "r" (p), "r" (val)
276         : "cc", "memory");
277
278         return prev;
279 }
280 #endif
281
282 /*
283  * This function doesn't exist, so you'll get a linker error
284  * if something tries to do an invalid xchg().
285  */
286 extern void __xchg_called_with_bad_pointer(void);
287
288 static __inline__ unsigned long
289 __xchg(volatile void *ptr, unsigned long x, unsigned int size)
290 {
291         switch (size) {
292         case 4:
293                 return __xchg_u32(ptr, x);
294 #ifdef CONFIG_PPC64
295         case 8:
296                 return __xchg_u64(ptr, x);
297 #endif
298         }
299         __xchg_called_with_bad_pointer();
300         return x;
301 }
302
303 static __inline__ unsigned long
304 __xchg_local(volatile void *ptr, unsigned long x, unsigned int size)
305 {
306         switch (size) {
307         case 4:
308                 return __xchg_u32_local(ptr, x);
309 #ifdef CONFIG_PPC64
310         case 8:
311                 return __xchg_u64_local(ptr, x);
312 #endif
313         }
314         __xchg_called_with_bad_pointer();
315         return x;
316 }
317 #define xchg(ptr,x)                                                          \
318   ({                                                                         \
319      __typeof__(*(ptr)) _x_ = (x);                                           \
320      (__typeof__(*(ptr))) __xchg((ptr), (unsigned long)_x_, sizeof(*(ptr))); \
321   })
322
323 #define xchg_local(ptr,x)                                                    \
324   ({                                                                         \
325      __typeof__(*(ptr)) _x_ = (x);                                           \
326      (__typeof__(*(ptr))) __xchg_local((ptr),                                \
327                 (unsigned long)_x_, sizeof(*(ptr)));                         \
328   })
329
330 /*
331  * Compare and exchange - if *p == old, set it to new,
332  * and return the old value of *p.
333  */
334 #define __HAVE_ARCH_CMPXCHG     1
335
336 static __inline__ unsigned long
337 __cmpxchg_u32(volatile unsigned int *p, unsigned long old, unsigned long new)
338 {
339         unsigned int prev;
340
341         __asm__ __volatile__ (
342         LWSYNC_ON_SMP
343 "1:     lwarx   %0,0,%2         # __cmpxchg_u32\n\
344         cmpw    0,%0,%3\n\
345         bne-    2f\n"
346         PPC405_ERR77(0,%2)
347 "       stwcx.  %4,0,%2\n\
348         bne-    1b"
349         ISYNC_ON_SMP
350         "\n\
351 2:"
352         : "=&r" (prev), "+m" (*p)
353         : "r" (p), "r" (old), "r" (new)
354         : "cc", "memory");
355
356         return prev;
357 }
358
359 static __inline__ unsigned long
360 __cmpxchg_u32_local(volatile unsigned int *p, unsigned long old,
361                         unsigned long new)
362 {
363         unsigned int prev;
364
365         __asm__ __volatile__ (
366 "1:     lwarx   %0,0,%2         # __cmpxchg_u32\n\
367         cmpw    0,%0,%3\n\
368         bne-    2f\n"
369         PPC405_ERR77(0,%2)
370 "       stwcx.  %4,0,%2\n\
371         bne-    1b"
372         "\n\
373 2:"
374         : "=&r" (prev), "+m" (*p)
375         : "r" (p), "r" (old), "r" (new)
376         : "cc", "memory");
377
378         return prev;
379 }
380
381 #ifdef CONFIG_PPC64
382 static __inline__ unsigned long
383 __cmpxchg_u64(volatile unsigned long *p, unsigned long old, unsigned long new)
384 {
385         unsigned long prev;
386
387         __asm__ __volatile__ (
388         LWSYNC_ON_SMP
389 "1:     ldarx   %0,0,%2         # __cmpxchg_u64\n\
390         cmpd    0,%0,%3\n\
391         bne-    2f\n\
392         stdcx.  %4,0,%2\n\
393         bne-    1b"
394         ISYNC_ON_SMP
395         "\n\
396 2:"
397         : "=&r" (prev), "+m" (*p)
398         : "r" (p), "r" (old), "r" (new)
399         : "cc", "memory");
400
401         return prev;
402 }
403
404 static __inline__ unsigned long
405 __cmpxchg_u64_local(volatile unsigned long *p, unsigned long old,
406                         unsigned long new)
407 {
408         unsigned long prev;
409
410         __asm__ __volatile__ (
411 "1:     ldarx   %0,0,%2         # __cmpxchg_u64\n\
412         cmpd    0,%0,%3\n\
413         bne-    2f\n\
414         stdcx.  %4,0,%2\n\
415         bne-    1b"
416         "\n\
417 2:"
418         : "=&r" (prev), "+m" (*p)
419         : "r" (p), "r" (old), "r" (new)
420         : "cc", "memory");
421
422         return prev;
423 }
424 #endif
425
426 /* This function doesn't exist, so you'll get a linker error
427    if something tries to do an invalid cmpxchg().  */
428 extern void __cmpxchg_called_with_bad_pointer(void);
429
430 static __inline__ unsigned long
431 __cmpxchg(volatile void *ptr, unsigned long old, unsigned long new,
432           unsigned int size)
433 {
434         switch (size) {
435         case 4:
436                 return __cmpxchg_u32(ptr, old, new);
437 #ifdef CONFIG_PPC64
438         case 8:
439                 return __cmpxchg_u64(ptr, old, new);
440 #endif
441         }
442         __cmpxchg_called_with_bad_pointer();
443         return old;
444 }
445
446 static __inline__ unsigned long
447 __cmpxchg_local(volatile void *ptr, unsigned long old, unsigned long new,
448           unsigned int size)
449 {
450         switch (size) {
451         case 4:
452                 return __cmpxchg_u32_local(ptr, old, new);
453 #ifdef CONFIG_PPC64
454         case 8:
455                 return __cmpxchg_u64_local(ptr, old, new);
456 #endif
457         }
458         __cmpxchg_called_with_bad_pointer();
459         return old;
460 }
461
462 #define cmpxchg(ptr,o,n)                                                 \
463   ({                                                                     \
464      __typeof__(*(ptr)) _o_ = (o);                                       \
465      __typeof__(*(ptr)) _n_ = (n);                                       \
466      (__typeof__(*(ptr))) __cmpxchg((ptr), (unsigned long)_o_,           \
467                                     (unsigned long)_n_, sizeof(*(ptr))); \
468   })
469
470
471 #define cmpxchg_local(ptr,o,n)                                           \
472   ({                                                                     \
473      __typeof__(*(ptr)) _o_ = (o);                                       \
474      __typeof__(*(ptr)) _n_ = (n);                                       \
475      (__typeof__(*(ptr))) __cmpxchg_local((ptr), (unsigned long)_o_,     \
476                                     (unsigned long)_n_, sizeof(*(ptr))); \
477   })
478
479 #ifdef CONFIG_PPC64
480 /*
481  * We handle most unaligned accesses in hardware. On the other hand 
482  * unaligned DMA can be very expensive on some ppc64 IO chips (it does
483  * powers of 2 writes until it reaches sufficient alignment).
484  *
485  * Based on this we disable the IP header alignment in network drivers.
486  * We also modify NET_SKB_PAD to be a cacheline in size, thus maintaining
487  * cacheline alignment of buffers.
488  */
489 #define NET_IP_ALIGN    0
490 #define NET_SKB_PAD     L1_CACHE_BYTES
491 #endif
492
493 #define arch_align_stack(x) (x)
494
495 /* Used in very early kernel initialization. */
496 extern unsigned long reloc_offset(void);
497 extern unsigned long add_reloc_offset(unsigned long);
498 extern void reloc_got2(unsigned long);
499
500 #define PTRRELOC(x)     ((typeof(x)) add_reloc_offset((unsigned long)(x)))
501
502 static inline void create_instruction(unsigned long addr, unsigned int instr)
503 {
504         unsigned int *p;
505         p  = (unsigned int *)addr;
506         *p = instr;
507         asm ("dcbst 0, %0; sync; icbi 0,%0; sync; isync" : : "r" (p));
508 }
509
510 /* Flags for create_branch:
511  * "b"   == create_branch(addr, target, 0);
512  * "ba"  == create_branch(addr, target, BRANCH_ABSOLUTE);
513  * "bl"  == create_branch(addr, target, BRANCH_SET_LINK);
514  * "bla" == create_branch(addr, target, BRANCH_ABSOLUTE | BRANCH_SET_LINK);
515  */
516 #define BRANCH_SET_LINK 0x1
517 #define BRANCH_ABSOLUTE 0x2
518
519 static inline void create_branch(unsigned long addr,
520                 unsigned long target, int flags)
521 {
522         unsigned int instruction;
523
524         if (! (flags & BRANCH_ABSOLUTE))
525                 target = target - addr;
526
527         /* Mask out the flags and target, so they don't step on each other. */
528         instruction = 0x48000000 | (flags & 0x3) | (target & 0x03FFFFFC);
529
530         create_instruction(addr, instruction);
531 }
532
533 static inline void create_function_call(unsigned long addr, void * func)
534 {
535         unsigned long func_addr;
536
537 #ifdef CONFIG_PPC64
538         /*
539          * On PPC64 the function pointer actually points to the function's
540          * descriptor. The first entry in the descriptor is the address
541          * of the function text.
542          */
543         func_addr = *(unsigned long *)func;
544 #else
545         func_addr = (unsigned long)func;
546 #endif
547         create_branch(addr, func_addr, BRANCH_SET_LINK);
548 }
549
550 #ifdef CONFIG_VIRT_CPU_ACCOUNTING
551 extern void account_system_vtime(struct task_struct *);
552 #endif
553
554 extern struct dentry *powerpc_debugfs_root;
555
556 #endif /* __KERNEL__ */
557 #endif /* _ASM_POWERPC_SYSTEM_H */