include/asm-x86/processor.h

   1 #ifndef ASM_X86__PROCESSOR_H
   2 #define ASM_X86__PROCESSOR_H
   3
   4 #include <asm/processor-flags.h>
   5
   6 /* Forward declaration, a strange C thing */
   7 struct task_struct;
   8 struct mm_struct;
   9
  10 #include <asm/vm86.h>
  11 #include <asm/math_emu.h>
  12 #include <asm/segment.h>
  13 #include <asm/types.h>
  14 #include <asm/sigcontext.h>
  15 #include <asm/current.h>
  16 #include <asm/cpufeature.h>
  17 #include <asm/system.h>
  18 #include <asm/page.h>
  19 #include <asm/percpu.h>
  20 #include <asm/msr.h>
  21 #include <asm/desc_defs.h>
  22 #include <asm/nops.h>
  23
  24 #include <linux/personality.h>
  25 #include <linux/cpumask.h>
  26 #include <linux/cache.h>
  27 #include <linux/threads.h>
  28 #include <linux/init.h>
  29
  30 /*
  31  * Default implementation of macro that returns current
  32  * instruction pointer ("program counter").
  33  */
  34 static inline void *current_text_addr(void)
  35 {
  36         void *pc;
  37
  38         asm volatile("mov $1f, %0; 1:":"=r" (pc));
  39
  40         return pc;
  41 }
  42
  43 #ifdef CONFIG_X86_VSMP
  44 # define ARCH_MIN_TASKALIGN             (1 << INTERNODE_CACHE_SHIFT)
  45 # define ARCH_MIN_MMSTRUCT_ALIGN        (1 << INTERNODE_CACHE_SHIFT)
  46 #else
  47 # define ARCH_MIN_TASKALIGN             16
  48 # define ARCH_MIN_MMSTRUCT_ALIGN        0
  49 #endif
  50
  51 /*
  52  *  CPU type and hardware bug flags. Kept separately for each CPU.
  53  *  Members of this structure are referenced in head.S, so think twice
  54  *  before touching them. [mj]
  55  */
  56
  57 struct cpuinfo_x86 {
  58         __u8                    x86;            /* CPU family */
  59         __u8                    x86_vendor;     /* CPU vendor */
  60         __u8                    x86_model;
  61         __u8                    x86_mask;
  62 #ifdef CONFIG_X86_32
  63         char                    wp_works_ok;    /* It doesn't on 386's */
  64
  65         /* Problems on some 486Dx4's and old 386's: */
  66         char                    hlt_works_ok;
  67         char                    hard_math;
  68         char                    rfu;
  69         char                    fdiv_bug;
  70         char                    f00f_bug;
  71         char                    coma_bug;
  72         char                    pad0;
  73 #else
  74         /* Number of 4K pages in DTLB/ITLB combined(in pages): */
  75         int                      x86_tlbsize;
  76         __u8                    x86_virt_bits;
  77         __u8                    x86_phys_bits;
  78         /* CPUID returned core id bits: */
  79         __u8                    x86_coreid_bits;
  80 #endif
  81         /* Max extended CPUID function supported: */
  82         __u32                   extended_cpuid_level;
  83         /* Maximum supported CPUID level, -1=no CPUID: */
  84         int                     cpuid_level;
  85         __u32                   x86_capability[NCAPINTS];
  86         char                    x86_vendor_id[16];
  87         char                    x86_model_id[64];
  88         /* in KB - valid for CPUS which support this call: */
  89         int                     x86_cache_size;
  90         int                     x86_cache_alignment;    /* In bytes */
  91         int                     x86_power;
  92         unsigned long           loops_per_jiffy;
  93 #ifdef CONFIG_SMP
  94         /* cpus sharing the last level cache: */
  95         cpumask_t               llc_shared_map;
  96 #endif
  97         /* cpuid returned max cores value: */
  98         u16                      x86_max_cores;
  99         u16                     apicid;
 100         u16                     initial_apicid;
 101         u16                     x86_clflush_size;
 102 #ifdef CONFIG_SMP
 103         /* number of cores as seen by the OS: */
 104         u16                     booted_cores;
 105         /* Physical processor id: */
 106         u16                     phys_proc_id;
 107         /* Core id: */
 108         u16                     cpu_core_id;
 109         /* Index into per_cpu list: */
 110         u16                     cpu_index;
 111 #endif
 112 } __attribute__((__aligned__(SMP_CACHE_BYTES)));
 113
 114 #define X86_VENDOR_INTEL        0
 115 #define X86_VENDOR_CYRIX        1
 116 #define X86_VENDOR_AMD          2
 117 #define X86_VENDOR_UMC          3
 118 #define X86_VENDOR_CENTAUR      5
 119 #define X86_VENDOR_TRANSMETA    7
 120 #define X86_VENDOR_NSC          8
 121 #define X86_VENDOR_NUM          9
 122
 123 #define X86_VENDOR_UNKNOWN      0xff
 124
 125 /*
 126  * capabilities of CPUs
 127  */
 128 extern struct cpuinfo_x86       boot_cpu_data;
 129 extern struct cpuinfo_x86       new_cpu_data;
 130
 131 extern struct tss_struct        doublefault_tss;
 132 extern __u32                    cleared_cpu_caps[NCAPINTS];
 133
 134 #ifdef CONFIG_SMP
 135 DECLARE_PER_CPU(struct cpuinfo_x86, cpu_info);
 136 #define cpu_data(cpu)           per_cpu(cpu_info, cpu)
 137 #define current_cpu_data        __get_cpu_var(cpu_info)
 138 #else
 139 #define cpu_data(cpu)           boot_cpu_data
 140 #define current_cpu_data        boot_cpu_data
 141 #endif
 142
 143 extern const struct seq_operations cpuinfo_op;
 144
 145 static inline int hlt_works(int cpu)
 146 {
 147 #ifdef CONFIG_X86_32
 148         return cpu_data(cpu).hlt_works_ok;
 149 #else
 150         return 1;
 151 #endif
 152 }
 153
 154 #define cache_line_size()       (boot_cpu_data.x86_cache_alignment)
 155
 156 extern void cpu_detect(struct cpuinfo_x86 *c);
 157
 158 extern struct pt_regs *idle_regs(struct pt_regs *);
 159
 160 extern void early_cpu_init(void);
 161 extern void identify_boot_cpu(void);
 162 extern void identify_secondary_cpu(struct cpuinfo_x86 *);
 163 extern void print_cpu_info(struct cpuinfo_x86 *);
 164 extern void init_scattered_cpuid_features(struct cpuinfo_x86 *c);
 165 extern unsigned int init_intel_cacheinfo(struct cpuinfo_x86 *c);
 166 extern unsigned short num_cache_leaves;
 167
 168 extern void detect_extended_topology(struct cpuinfo_x86 *c);
 169 #if defined(CONFIG_X86_HT) || defined(CONFIG_X86_64)
 170 extern void detect_ht(struct cpuinfo_x86 *c);
 171 #else
 172 static inline void detect_ht(struct cpuinfo_x86 *c) {}
 173 #endif
 174
 175 static inline void native_cpuid(unsigned int *eax, unsigned int *ebx,
 176                                 unsigned int *ecx, unsigned int *edx)
 177 {
 178         /* ecx is often an input as well as an output. */
 179         asm("cpuid"
 180             : "=a" (*eax),
 181               "=b" (*ebx),
 182               "=c" (*ecx),
 183               "=d" (*edx)
 184             : "0" (*eax), "2" (*ecx));
 185 }
 186
 187 static inline void load_cr3(pgd_t *pgdir)
 188 {
 189         write_cr3(__pa(pgdir));
 190 }
 191
 192 #ifdef CONFIG_X86_32
 193 /* This is the TSS defined by the hardware. */
 194 struct x86_hw_tss {
 195         unsigned short          back_link, __blh;
 196         unsigned long           sp0;
 197         unsigned short          ss0, __ss0h;
 198         unsigned long           sp1;
 199         /* ss1 caches MSR_IA32_SYSENTER_CS: */
 200         unsigned short          ss1, __ss1h;
 201         unsigned long           sp2;
 202         unsigned short          ss2, __ss2h;
 203         unsigned long           __cr3;
 204         unsigned long           ip;
 205         unsigned long           flags;
 206         unsigned long           ax;
 207         unsigned long           cx;
 208         unsigned long           dx;
 209         unsigned long           bx;
 210         unsigned long           sp;
 211         unsigned long           bp;
 212         unsigned long           si;
 213         unsigned long           di;
 214         unsigned short          es, __esh;
 215         unsigned short          cs, __csh;
 216         unsigned short          ss, __ssh;
 217         unsigned short          ds, __dsh;
 218         unsigned short          fs, __fsh;
 219         unsigned short          gs, __gsh;
 220         unsigned short          ldt, __ldth;
 221         unsigned short          trace;
 222         unsigned short          io_bitmap_base;
 223
 224 } __attribute__((packed));
 225 #else
 226 struct x86_hw_tss {
 227         u32                     reserved1;
 228         u64                     sp0;
 229         u64                     sp1;
 230         u64                     sp2;
 231         u64                     reserved2;
 232         u64                     ist[7];
 233         u32                     reserved3;
 234         u32                     reserved4;
 235         u16                     reserved5;
 236         u16                     io_bitmap_base;
 237
 238 } __attribute__((packed)) ____cacheline_aligned;
 239 #endif
 240
 241 /*
 242  * IO-bitmap sizes:
 243  */
 244 #define IO_BITMAP_BITS                  65536
 245 #define IO_BITMAP_BYTES                 (IO_BITMAP_BITS/8)
 246 #define IO_BITMAP_LONGS                 (IO_BITMAP_BYTES/sizeof(long))
 247 #define IO_BITMAP_OFFSET                offsetof(struct tss_struct, io_bitmap)
 248 #define INVALID_IO_BITMAP_OFFSET        0x8000
 249 #define INVALID_IO_BITMAP_OFFSET_LAZY   0x9000
 250
 251 struct tss_struct {
 252         /*
 253          * The hardware state:
 254          */
 255         struct x86_hw_tss       x86_tss;
 256
 257         /*
 258          * The extra 1 is there because the CPU will access an
 259          * additional byte beyond the end of the IO permission
 260          * bitmap. The extra byte must be all 1 bits, and must
 261          * be within the limit.
 262          */
 263         unsigned long           io_bitmap[IO_BITMAP_LONGS + 1];
 264         /*
 265          * Cache the current maximum and the last task that used the bitmap:
 266          */
 267         unsigned long           io_bitmap_max;
 268         struct thread_struct    *io_bitmap_owner;
 269
 270         /*
 271          * .. and then another 0x100 bytes for the emergency kernel stack:
 272          */
 273         unsigned long           stack[64];
 274
 275 } ____cacheline_aligned;
 276
 277 DECLARE_PER_CPU(struct tss_struct, init_tss);
 278
 279 /*
 280  * Save the original ist values for checking stack pointers during debugging
 281  */
 282 struct orig_ist {
 283         unsigned long           ist[7];
 284 };
 285
 286 #define MXCSR_DEFAULT           0x1f80
 287
 288 struct i387_fsave_struct {
 289         u32                     cwd;    /* FPU Control Word             */
 290         u32                     swd;    /* FPU Status Word              */
 291         u32                     twd;    /* FPU Tag Word                 */
 292         u32                     fip;    /* FPU IP Offset                */
 293         u32                     fcs;    /* FPU IP Selector              */
 294         u32                     foo;    /* FPU Operand Pointer Offset   */
 295         u32                     fos;    /* FPU Operand Pointer Selector */
 296
 297         /* 8*10 bytes for each FP-reg = 80 bytes:                       */
 298         u32                     st_space[20];
 299
 300         /* Software status information [not touched by FSAVE ]:         */
 301         u32                     status;
 302 };
 303
 304 struct i387_fxsave_struct {
 305         u16                     cwd; /* Control Word                    */
 306         u16                     swd; /* Status Word                     */
 307         u16                     twd; /* Tag Word                        */
 308         u16                     fop; /* Last Instruction Opcode         */
 309         union {
 310                 struct {
 311                         u64     rip; /* Instruction Pointer             */
 312                         u64     rdp; /* Data Pointer                    */
 313                 };
 314                 struct {
 315                         u32     fip; /* FPU IP Offset                   */
 316                         u32     fcs; /* FPU IP Selector                 */
 317                         u32     foo; /* FPU Operand Offset              */
 318                         u32     fos; /* FPU Operand Selector            */
 319                 };
 320         };
 321         u32                     mxcsr;          /* MXCSR Register State */
 322         u32                     mxcsr_mask;     /* MXCSR Mask           */
 323
 324         /* 8*16 bytes for each FP-reg = 128 bytes:                      */
 325         u32                     st_space[32];
 326
 327         /* 16*16 bytes for each XMM-reg = 256 bytes:                    */
 328         u32                     xmm_space[64];
 329
 330         u32                     padding[12];
 331
 332         union {
 333                 u32             padding1[12];
 334                 u32             sw_reserved[12];
 335         };
 336
 337 } __attribute__((aligned(16)));
 338
 339 struct i387_soft_struct {
 340         u32                     cwd;
 341         u32                     swd;
 342         u32                     twd;
 343         u32                     fip;
 344         u32                     fcs;
 345         u32                     foo;
 346         u32                     fos;
 347         /* 8*10 bytes for each FP-reg = 80 bytes: */
 348         u32                     st_space[20];
 349         u8                      ftop;
 350         u8                      changed;
 351         u8                      lookahead;
 352         u8                      no_update;
 353         u8                      rm;
 354         u8                      alimit;
 355         struct info             *info;
 356         u32                     entry_eip;
 357 };
 358
 359 struct xsave_hdr_struct {
 360         u64 xstate_bv;
 361         u64 reserved1[2];
 362         u64 reserved2[5];
 363 } __attribute__((packed));
 364
 365 struct xsave_struct {
 366         struct i387_fxsave_struct i387;
 367         struct xsave_hdr_struct xsave_hdr;
 368         /* new processor state extensions will go here */
 369 } __attribute__ ((packed, aligned (64)));
 370
 371 union thread_xstate {
 372         struct i387_fsave_struct        fsave;
 373         struct i387_fxsave_struct       fxsave;
 374         struct i387_soft_struct         soft;
 375         struct xsave_struct             xsave;
 376 };
 377
 378 #ifdef CONFIG_X86_64
 379 DECLARE_PER_CPU(struct orig_ist, orig_ist);
 380 #endif
 381
 382 extern void print_cpu_info(struct cpuinfo_x86 *);
 383 extern unsigned int xstate_size;
 384 extern void free_thread_xstate(struct task_struct *);
 385 extern struct kmem_cache *task_xstate_cachep;
 386 extern void init_scattered_cpuid_features(struct cpuinfo_x86 *c);
 387 extern unsigned int init_intel_cacheinfo(struct cpuinfo_x86 *c);
 388 extern unsigned short num_cache_leaves;
 389
 390 struct thread_struct {
 391         /* Cached TLS descriptors: */
 392         struct desc_struct      tls_array[GDT_ENTRY_TLS_ENTRIES];
 393         unsigned long           sp0;
 394         unsigned long           sp;
 395 #ifdef CONFIG_X86_32
 396         unsigned long           sysenter_cs;
 397 #else
 398         unsigned long           usersp; /* Copy from PDA */
 399         unsigned short          es;
 400         unsigned short          ds;
 401         unsigned short          fsindex;
 402         unsigned short          gsindex;
 403 #endif
 404         unsigned long           ip;
 405         unsigned long           fs;
 406         unsigned long           gs;
 407         /* Hardware debugging registers: */
 408         unsigned long           debugreg0;
 409         unsigned long           debugreg1;
 410         unsigned long           debugreg2;
 411         unsigned long           debugreg3;
 412         unsigned long           debugreg6;
 413         unsigned long           debugreg7;
 414         /* Fault info: */
 415         unsigned long           cr2;
 416         unsigned long           trap_no;
 417         unsigned long           error_code;
 418         /* floating point and extended processor state */
 419         union thread_xstate     *xstate;
 420 #ifdef CONFIG_X86_32
 421         /* Virtual 86 mode info */
 422         struct vm86_struct __user *vm86_info;
 423         unsigned long           screen_bitmap;
 424         unsigned long           v86flags;
 425         unsigned long           v86mask;
 426         unsigned long           saved_sp0;
 427         unsigned int            saved_fs;
 428         unsigned int            saved_gs;
 429 #endif
 430         /* IO permissions: */
 431         unsigned long           *io_bitmap_ptr;
 432         unsigned long           iopl;
 433         /* Max allowed port in the bitmap, in bytes: */
 434         unsigned                io_bitmap_max;
 435 /* MSR_IA32_DEBUGCTLMSR value to switch in if TIF_DEBUGCTLMSR is set.  */
 436         unsigned long   debugctlmsr;
 437 /* Debug Store - if not 0 points to a DS Save Area configuration;
 438  *               goes into MSR_IA32_DS_AREA */
 439         unsigned long   ds_area_msr;
 440 };
 441
 442 static inline unsigned long native_get_debugreg(int regno)
 443 {
 444         unsigned long val = 0;  /* Damn you, gcc! */
 445
 446         switch (regno) {
 447         case 0:
 448                 asm("mov %%db0, %0" :"=r" (val));
 449                 break;
 450         case 1:
 451                 asm("mov %%db1, %0" :"=r" (val));
 452                 break;
 453         case 2:
 454                 asm("mov %%db2, %0" :"=r" (val));
 455                 break;
 456         case 3:
 457                 asm("mov %%db3, %0" :"=r" (val));
 458                 break;
 459         case 6:
 460                 asm("mov %%db6, %0" :"=r" (val));
 461                 break;
 462         case 7:
 463                 asm("mov %%db7, %0" :"=r" (val));
 464                 break;
 465         default:
 466                 BUG();
 467         }
 468         return val;
 469 }
 470
 471 static inline void native_set_debugreg(int regno, unsigned long value)
 472 {
 473         switch (regno) {
 474         case 0:
 475                 asm("mov %0, %%db0"     ::"r" (value));
 476                 break;
 477         case 1:
 478                 asm("mov %0, %%db1"     ::"r" (value));
 479                 break;
 480         case 2:
 481                 asm("mov %0, %%db2"     ::"r" (value));
 482                 break;
 483         case 3:
 484                 asm("mov %0, %%db3"     ::"r" (value));
 485                 break;
 486         case 6:
 487                 asm("mov %0, %%db6"     ::"r" (value));
 488                 break;
 489         case 7:
 490                 asm("mov %0, %%db7"     ::"r" (value));
 491                 break;
 492         default:
 493                 BUG();
 494         }
 495 }
 496
 497 /*
 498  * Set IOPL bits in EFLAGS from given mask
 499  */
 500 static inline void native_set_iopl_mask(unsigned mask)
 501 {
 502 #ifdef CONFIG_X86_32
 503         unsigned int reg;
 504
 505         asm volatile ("pushfl;"
 506                       "popl %0;"
 507                       "andl %1, %0;"
 508                       "orl %2, %0;"
 509                       "pushl %0;"
 510                       "popfl"
 511                       : "=&r" (reg)
 512                       : "i" (~X86_EFLAGS_IOPL), "r" (mask));
 513 #endif
 514 }
 515
 516 static inline void
 517 native_load_sp0(struct tss_struct *tss, struct thread_struct *thread)
 518 {
 519         tss->x86_tss.sp0 = thread->sp0;
 520 #ifdef CONFIG_X86_32
 521         /* Only happens when SEP is enabled, no need to test "SEP"arately: */
 522         if (unlikely(tss->x86_tss.ss1 != thread->sysenter_cs)) {
 523                 tss->x86_tss.ss1 = thread->sysenter_cs;
 524                 wrmsr(MSR_IA32_SYSENTER_CS, thread->sysenter_cs, 0);
 525         }
 526 #endif
 527 }
 528
 529 static inline void native_swapgs(void)
 530 {
 531 #ifdef CONFIG_X86_64
 532         asm volatile("swapgs" ::: "memory");
 533 #endif
 534 }
 535
 536 #ifdef CONFIG_PARAVIRT
 537 #include <asm/paravirt.h>
 538 #else
 539 #define __cpuid                 native_cpuid
 540 #define paravirt_enabled()      0
 541
 542 /*
 543  * These special macros can be used to get or set a debugging register
 544  */
 545 #define get_debugreg(var, register)                             \
 546         (var) = native_get_debugreg(register)
 547 #define set_debugreg(value, register)                           \
 548         native_set_debugreg(register, value)
 549
 550 static inline void load_sp0(struct tss_struct *tss,
 551                             struct thread_struct *thread)
 552 {
 553         native_load_sp0(tss, thread);
 554 }
 555
 556 #define set_iopl_mask native_set_iopl_mask
 557 #endif /* CONFIG_PARAVIRT */
 558
 559 /*
 560  * Save the cr4 feature set we're using (ie
 561  * Pentium 4MB enable and PPro Global page
 562  * enable), so that any CPU's that boot up
 563  * after us can get the correct flags.
 564  */
 565 extern unsigned long            mmu_cr4_features;
 566
 567 static inline void set_in_cr4(unsigned long mask)
 568 {
 569         unsigned cr4;
 570
 571         mmu_cr4_features |= mask;
 572         cr4 = read_cr4();
 573         cr4 |= mask;
 574         write_cr4(cr4);
 575 }
 576
 577 static inline void clear_in_cr4(unsigned long mask)
 578 {
 579         unsigned cr4;
 580
 581         mmu_cr4_features &= ~mask;
 582         cr4 = read_cr4();
 583         cr4 &= ~mask;
 584         write_cr4(cr4);
 585 }
 586
 587 struct microcode_header {
 588         unsigned int            hdrver;
 589         unsigned int            rev;
 590         unsigned int            date;
 591         unsigned int            sig;
 592         unsigned int            cksum;
 593         unsigned int            ldrver;
 594         unsigned int            pf;
 595         unsigned int            datasize;
 596         unsigned int            totalsize;
 597         unsigned int            reserved[3];
 598 };
 599
 600 struct microcode {
 601         struct microcode_header hdr;
 602         unsigned int            bits[0];
 603 };
 604
 605 typedef struct microcode        microcode_t;
 606 typedef struct microcode_header microcode_header_t;
 607
 608 /* microcode format is extended from prescott processors */
 609 struct extended_signature {
 610         unsigned int            sig;
 611         unsigned int            pf;
 612         unsigned int            cksum;
 613 };
 614
 615 struct extended_sigtable {
 616         unsigned int            count;
 617         unsigned int            cksum;
 618         unsigned int            reserved[3];
 619         struct extended_signature sigs[0];
 620 };
 621
 622 typedef struct {
 623         unsigned long           seg;
 624 } mm_segment_t;
 625
 626
 627 /*
 628  * create a kernel thread without removing it from tasklists
 629  */
 630 extern int kernel_thread(int (*fn)(void *), void *arg, unsigned long flags);
 631
 632 /* Free all resources held by a thread. */
 633 extern void release_thread(struct task_struct *);
 634
 635 /* Prepare to copy thread state - unlazy all lazy state */
 636 extern void prepare_to_copy(struct task_struct *tsk);
 637
 638 unsigned long get_wchan(struct task_struct *p);
 639
 640 /*
 641  * Generic CPUID function
 642  * clear %ecx since some cpus (Cyrix MII) do not set or clear %ecx
 643  * resulting in stale register contents being returned.
 644  */
 645 static inline void cpuid(unsigned int op,
 646                          unsigned int *eax, unsigned int *ebx,
 647                          unsigned int *ecx, unsigned int *edx)
 648 {
 649         *eax = op;
 650         *ecx = 0;
 651         __cpuid(eax, ebx, ecx, edx);
 652 }
 653
 654 /* Some CPUID calls want 'count' to be placed in ecx */
 655 static inline void cpuid_count(unsigned int op, int count,
 656                                unsigned int *eax, unsigned int *ebx,
 657                                unsigned int *ecx, unsigned int *edx)
 658 {
 659         *eax = op;
 660         *ecx = count;
 661         __cpuid(eax, ebx, ecx, edx);
 662 }
 663
 664 /*
 665  * CPUID functions returning a single datum
 666  */
 667 static inline unsigned int cpuid_eax(unsigned int op)
 668 {
 669         unsigned int eax, ebx, ecx, edx;
 670
 671         cpuid(op, &eax, &ebx, &ecx, &edx);
 672
 673         return eax;
 674 }
 675
 676 static inline unsigned int cpuid_ebx(unsigned int op)
 677 {
 678         unsigned int eax, ebx, ecx, edx;
 679
 680         cpuid(op, &eax, &ebx, &ecx, &edx);
 681
 682         return ebx;
 683 }
 684
 685 static inline unsigned int cpuid_ecx(unsigned int op)
 686 {
 687         unsigned int eax, ebx, ecx, edx;
 688
 689         cpuid(op, &eax, &ebx, &ecx, &edx);
 690
 691         return ecx;
 692 }
 693
 694 static inline unsigned int cpuid_edx(unsigned int op)
 695 {
 696         unsigned int eax, ebx, ecx, edx;
 697
 698         cpuid(op, &eax, &ebx, &ecx, &edx);
 699
 700         return edx;
 701 }
 702
 703 /* REP NOP (PAUSE) is a good thing to insert into busy-wait loops. */
 704 static inline void rep_nop(void)
 705 {
 706         asm volatile("rep; nop" ::: "memory");
 707 }
 708
 709 static inline void cpu_relax(void)
 710 {
 711         rep_nop();
 712 }
 713
 714 /* Stop speculative execution: */
 715 static inline void sync_core(void)
 716 {
 717         int tmp;
 718
 719         asm volatile("cpuid" : "=a" (tmp) : "0" (1)
 720                      : "ebx", "ecx", "edx", "memory");
 721 }
 722
 723 static inline void __monitor(const void *eax, unsigned long ecx,
 724                              unsigned long edx)
 725 {
 726         /* "monitor %eax, %ecx, %edx;" */
 727         asm volatile(".byte 0x0f, 0x01, 0xc8;"
 728                      :: "a" (eax), "c" (ecx), "d"(edx));
 729 }
 730
 731 static inline void __mwait(unsigned long eax, unsigned long ecx)
 732 {
 733         /* "mwait %eax, %ecx;" */
 734         asm volatile(".byte 0x0f, 0x01, 0xc9;"
 735                      :: "a" (eax), "c" (ecx));
 736 }
 737
 738 static inline void __sti_mwait(unsigned long eax, unsigned long ecx)
 739 {
 740         trace_hardirqs_on();
 741         /* "mwait %eax, %ecx;" */
 742         asm volatile("sti; .byte 0x0f, 0x01, 0xc9;"
 743                      :: "a" (eax), "c" (ecx));
 744 }
 745
 746 extern void mwait_idle_with_hints(unsigned long eax, unsigned long ecx);
 747
 748 extern void select_idle_routine(const struct cpuinfo_x86 *c);
 749
 750 extern unsigned long            boot_option_idle_override;
 751 extern unsigned long            idle_halt;
 752 extern unsigned long            idle_nomwait;
 753
 754 /*
 755  * on systems with caches, caches must be flashed as the absolute
 756  * last instruction before going into a suspended halt.  Otherwise,
 757  * dirty data can linger in the cache and become stale on resume,
 758  * leading to strange errors.
 759  *
 760  * perform a variety of operations to guarantee that the compiler
 761  * will not reorder instructions.  wbinvd itself is serializing
 762  * so the processor will not reorder.
 763  *
 764  * Systems without cache can just go into halt.
 765  */
 766 static inline void wbinvd_halt(void)
 767 {
 768         mb();
 769         /* check for clflush to determine if wbinvd is legal */
 770         if (cpu_has_clflush)
 771                 asm volatile("cli; wbinvd; 1: hlt; jmp 1b" : : : "memory");
 772         else
 773                 while (1)
 774                         halt();
 775 }
 776
 777 extern void enable_sep_cpu(void);
 778 extern int sysenter_setup(void);
 779
 780 /* Defined in head.S */
 781 extern struct desc_ptr          early_gdt_descr;
 782
 783 extern void cpu_set_gdt(int);
 784 extern void switch_to_new_gdt(void);
 785 extern void cpu_init(void);
 786 extern void init_gdt(int cpu);
 787
 788 static inline void update_debugctlmsr(unsigned long debugctlmsr)
 789 {
 790 #ifndef CONFIG_X86_DEBUGCTLMSR
 791         if (boot_cpu_data.x86 < 6)
 792                 return;
 793 #endif
 794         wrmsrl(MSR_IA32_DEBUGCTLMSR, debugctlmsr);
 795 }
 796
 797 /*
 798  * from system description table in BIOS. Mostly for MCA use, but
 799  * others may find it useful:
 800  */
 801 extern unsigned int             machine_id;
 802 extern unsigned int             machine_submodel_id;
 803 extern unsigned int             BIOS_revision;
 804
 805 /* Boot loader type from the setup header: */
 806 extern int                      bootloader_type;
 807
 808 extern char                     ignore_fpu_irq;
 809
 810 #define HAVE_ARCH_PICK_MMAP_LAYOUT 1
 811 #define ARCH_HAS_PREFETCHW
 812 #define ARCH_HAS_SPINLOCK_PREFETCH
 813
 814 #ifdef CONFIG_X86_32
 815 # define BASE_PREFETCH          ASM_NOP4
 816 # define ARCH_HAS_PREFETCH
 817 #else
 818 # define BASE_PREFETCH          "prefetcht0 (%1)"
 819 #endif
 820
 821 /*
 822  * Prefetch instructions for Pentium III (+) and AMD Athlon (+)
 823  *
 824  * It's not worth to care about 3dnow prefetches for the K6
 825  * because they are microcoded there and very slow.
 826  */
 827 static inline void prefetch(const void *x)
 828 {
 829         alternative_input(BASE_PREFETCH,
 830                           "prefetchnta (%1)",
 831                           X86_FEATURE_XMM,
 832                           "r" (x));
 833 }
 834
 835 /*
 836  * 3dnow prefetch to get an exclusive cache line.
 837  * Useful for spinlocks to avoid one state transition in the
 838  * cache coherency protocol:
 839  */
 840 static inline void prefetchw(const void *x)
 841 {
 842         alternative_input(BASE_PREFETCH,
 843                           "prefetchw (%1)",
 844                           X86_FEATURE_3DNOW,
 845                           "r" (x));
 846 }
 847
 848 static inline void spin_lock_prefetch(const void *x)
 849 {
 850         prefetchw(x);
 851 }
 852
 853 #ifdef CONFIG_X86_32
 854 /*
 855  * User space process size: 3GB (default).
 856  */
 857 #define TASK_SIZE               PAGE_OFFSET
 858 #define STACK_TOP               TASK_SIZE
 859 #define STACK_TOP_MAX           STACK_TOP
 860
 861 #define INIT_THREAD  {                                                    \
 862         .sp0                    = sizeof(init_stack) + (long)&init_stack, \
 863         .vm86_info              = NULL,                                   \
 864         .sysenter_cs            = __KERNEL_CS,                            \
 865         .io_bitmap_ptr          = NULL,                                   \
 866         .fs                     = __KERNEL_PERCPU,                        \
 867 }
 868
 869 /*
 870  * Note that the .io_bitmap member must be extra-big. This is because
 871  * the CPU will access an additional byte beyond the end of the IO
 872  * permission bitmap. The extra byte must be all 1 bits, and must
 873  * be within the limit.
 874  */
 875 #define INIT_TSS  {                                                       \
 876         .x86_tss = {                                                      \
 877                 .sp0            = sizeof(init_stack) + (long)&init_stack, \
 878                 .ss0            = __KERNEL_DS,                            \
 879                 .ss1            = __KERNEL_CS,                            \
 880                 .io_bitmap_base = INVALID_IO_BITMAP_OFFSET,               \
 881          },                                                               \
 882         .io_bitmap              = { [0 ... IO_BITMAP_LONGS] = ~0 },       \
 883 }
 884
 885 extern unsigned long thread_saved_pc(struct task_struct *tsk);
 886
 887 #define THREAD_SIZE_LONGS      (THREAD_SIZE/sizeof(unsigned long))
 888 #define KSTK_TOP(info)                                                 \
 889 ({                                                                     \
 890        unsigned long *__ptr = (unsigned long *)(info);                 \
 891        (unsigned long)(&__ptr[THREAD_SIZE_LONGS]);                     \
 892 })
 893
 894 /*
 895  * The below -8 is to reserve 8 bytes on top of the ring0 stack.
 896  * This is necessary to guarantee that the entire "struct pt_regs"
 897  * is accessable even if the CPU haven't stored the SS/ESP registers
 898  * on the stack (interrupt gate does not save these registers
 899  * when switching to the same priv ring).
 900  * Therefore beware: accessing the ss/esp fields of the
 901  * "struct pt_regs" is possible, but they may contain the
 902  * completely wrong values.
 903  */
 904 #define task_pt_regs(task)                                             \
 905 ({                                                                     \
 906        struct pt_regs *__regs__;                                       \
 907        __regs__ = (struct pt_regs *)(KSTK_TOP(task_stack_page(task))-8); \
 908        __regs__ - 1;                                                   \
 909 })
 910
 911 #define KSTK_ESP(task)          (task_pt_regs(task)->sp)
 912
 913 #else
 914 /*
 915  * User space process size. 47bits minus one guard page.
 916  */
 917 #define TASK_SIZE64     ((1UL << 47) - PAGE_SIZE)
 918
 919 /* This decides where the kernel will search for a free chunk of vm
 920  * space during mmap's.
 921  */
 922 #define IA32_PAGE_OFFSET        ((current->personality & ADDR_LIMIT_3GB) ? \
 923                                         0xc0000000 : 0xFFFFe000)
 924
 925 #define TASK_SIZE               (test_thread_flag(TIF_IA32) ? \
 926                                         IA32_PAGE_OFFSET : TASK_SIZE64)
 927 #define TASK_SIZE_OF(child)     ((test_tsk_thread_flag(child, TIF_IA32)) ? \
 928                                         IA32_PAGE_OFFSET : TASK_SIZE64)
 929
 930 #define STACK_TOP               TASK_SIZE
 931 #define STACK_TOP_MAX           TASK_SIZE64
 932
 933 #define INIT_THREAD  { \
 934         .sp0 = (unsigned long)&init_stack + sizeof(init_stack) \
 935 }
 936
 937 #define INIT_TSS  { \
 938         .x86_tss.sp0 = (unsigned long)&init_stack + sizeof(init_stack) \
 939 }
 940
 941 /*
 942  * Return saved PC of a blocked thread.
 943  * What is this good for? it will be always the scheduler or ret_from_fork.
 944  */
 945 #define thread_saved_pc(t)      (*(unsigned long *)((t)->thread.sp - 8))
 946
 947 #define task_pt_regs(tsk)       ((struct pt_regs *)(tsk)->thread.sp0 - 1)
 948 #define KSTK_ESP(tsk)           -1 /* sorry. doesn't work for syscall. */
 949 #endif /* CONFIG_X86_64 */
 950
 951 extern void start_thread(struct pt_regs *regs, unsigned long new_ip,
 952                                                unsigned long new_sp);
 953
 954 /*
 955  * This decides where the kernel will search for a free chunk of vm
 956  * space during mmap's.
 957  */
 958 #define TASK_UNMAPPED_BASE      (PAGE_ALIGN(TASK_SIZE / 3))
 959
 960 #define KSTK_EIP(task)          (task_pt_regs(task)->ip)
 961
 962 /* Get/set a process' ability to use the timestamp counter instruction */
 963 #define GET_TSC_CTL(adr)        get_tsc_mode((adr))
 964 #define SET_TSC_CTL(val)        set_tsc_mode((val))
 965
 966 extern int get_tsc_mode(unsigned long adr);
 967 extern int set_tsc_mode(unsigned int val);
 968
 969 #endif /* ASM_X86__PROCESSOR_H */