#include "../pci.h"
 #include "pciehp.h"
-#ifdef DEBUG
-#define DBG_K_TRACE_ENTRY      ((unsigned int)0x00000001)      /* On function entry */
-#define DBG_K_TRACE_EXIT       ((unsigned int)0x00000002)      /* On function exit */
-#define DBG_K_INFO             ((unsigned int)0x00000004)      /* Info messages */
-#define DBG_K_ERROR            ((unsigned int)0x00000008)      /* Error messages */
-#define DBG_K_TRACE            (DBG_K_TRACE_ENTRY|DBG_K_TRACE_EXIT)
-#define DBG_K_STANDARD         (DBG_K_INFO|DBG_K_ERROR|DBG_K_TRACE)
-/* Redefine this flagword to set debug level */
-#define DEBUG_LEVEL            DBG_K_STANDARD
-
-#define DEFINE_DBG_BUFFER     char __dbg_str_buf[256];
-
-#define DBG_PRINT( dbg_flags, args... )              \
-       do {                                             \
-         if ( DEBUG_LEVEL & ( dbg_flags ) )             \
-         {                                              \
-           int len;                                     \
-           len = sprintf( __dbg_str_buf, "%s:%d: %s: ", \
-                 __FILE__, __LINE__, __FUNCTION__ );    \
-           sprintf( __dbg_str_buf + len, args );        \
-           printk( KERN_NOTICE "%s\n", __dbg_str_buf ); \
-         }                                              \
-       } while (0)
-
-#define DBG_ENTER_ROUTINE      DBG_PRINT (DBG_K_TRACE_ENTRY, "%s", "[Entry]");
-#define DBG_LEAVE_ROUTINE      DBG_PRINT (DBG_K_TRACE_EXIT, "%s", "[Exit]");
-#else
-#define DEFINE_DBG_BUFFER
-#define DBG_ENTER_ROUTINE
-#define DBG_LEAVE_ROUTINE
-#endif                         /* DEBUG */
 
 static atomic_t pciehp_num_controllers = ATOMIC_INIT(0);
 
 #define EMI_STATE              0x0080
 #define EMI_STATUS_BIT         7
 
-DEFINE_DBG_BUFFER              /* Debug string buffer for entire HPC defined here */
-
 static irqreturn_t pcie_isr(int irq, void *dev_id);
 static void start_int_poll_timer(struct controller *ctrl, int sec);
 
 {
        struct controller *ctrl = (struct controller *)data;
 
-       DBG_ENTER_ROUTINE
-
        /* Poll for interrupt events.  regs == NULL => polling */
        pcie_isr(0, ctrl);
 
        u16 slot_ctrl;
        unsigned long flags;
 
-       DBG_ENTER_ROUTINE 
-
        mutex_lock(&ctrl->ctrl_lock);
 
        retval = pciehp_readw(ctrl, SLOTSTATUS, &slot_status);
                retval = pcie_wait_cmd(ctrl);
  out:
        mutex_unlock(&ctrl->ctrl_lock);
-       DBG_LEAVE_ROUTINE 
        return retval;
 }
 
        u16 lnk_status;
        int retval = 0;
 
-       DBG_ENTER_ROUTINE 
-
        retval = pciehp_readw(ctrl, LNKSTATUS, &lnk_status);
        if (retval) {
                err("%s: Cannot read LNKSTATUS register\n", __FUNCTION__);
                return retval;
        }
 
-       DBG_LEAVE_ROUTINE 
        return retval;
 }
 
        u16 slot_ctrl;
        u8 atten_led_state;
        int retval = 0;
-       
-       DBG_ENTER_ROUTINE 
 
        retval = pciehp_readw(ctrl, SLOTCTRL, &slot_ctrl);
        if (retval) {
                break;
        }
 
-       DBG_LEAVE_ROUTINE 
        return 0;
 }
 
        u16 slot_ctrl;
        u8 pwr_state;
        int     retval = 0;
-       
-       DBG_ENTER_ROUTINE 
 
        retval = pciehp_readw(ctrl, SLOTCTRL, &slot_ctrl);
        if (retval) {
                break;
        }
 
-       DBG_LEAVE_ROUTINE 
        return retval;
 }
 
        u16 slot_status;
        int retval = 0;
 
-       DBG_ENTER_ROUTINE 
-
        retval = pciehp_readw(ctrl, SLOTSTATUS, &slot_status);
        if (retval) {
                err("%s: Cannot read SLOTSTATUS register\n", __FUNCTION__);
 
        *status = (((slot_status & MRL_STATE) >> 5) == 0) ? 0 : 1;  
 
-       DBG_LEAVE_ROUTINE 
        return 0;
 }
 
        u8 card_state;
        int retval = 0;
 
-       DBG_ENTER_ROUTINE 
-
        retval = pciehp_readw(ctrl, SLOTSTATUS, &slot_status);
        if (retval) {
                err("%s: Cannot read SLOTSTATUS register\n", __FUNCTION__);
        card_state = (u8)((slot_status & PRSN_STATE) >> 6);
        *status = (card_state == 1) ? 1 : 0;
 
-       DBG_LEAVE_ROUTINE 
        return 0;
 }
 
        u8 pwr_fault;
        int retval = 0;
 
-       DBG_ENTER_ROUTINE 
-
        retval = pciehp_readw(ctrl, SLOTSTATUS, &slot_status);
        if (retval) {
                err("%s: Cannot check for power fault\n", __FUNCTION__);
        }
        pwr_fault = (u8)((slot_status & PWR_FAULT_DETECTED) >> 1);
        
-       DBG_LEAVE_ROUTINE
        return pwr_fault;
 }
 
        u16 slot_status;
        int retval = 0;
 
-       DBG_ENTER_ROUTINE
-
        retval = pciehp_readw(ctrl, SLOTSTATUS, &slot_status);
        if (retval) {
                err("%s : Cannot check EMI status\n", __FUNCTION__);
        }
        *status = (slot_status & EMI_STATE) >> EMI_STATUS_BIT;
 
-       DBG_LEAVE_ROUTINE
        return retval;
 }
 
        u16 cmd_mask;
        int rc;
 
-       DBG_ENTER_ROUTINE
-
        slot_cmd = EMI_CTRL;
        cmd_mask = EMI_CTRL;
        if (!pciehp_poll_mode) {
 
        rc = pcie_write_cmd(slot, slot_cmd, cmd_mask);
        slot->last_emi_toggle = get_seconds();
-       DBG_LEAVE_ROUTINE
+
        return rc;
 }
 
        u16 cmd_mask;
        int rc;
 
-       DBG_ENTER_ROUTINE
-
        cmd_mask = ATTN_LED_CTRL;
        switch (value) {
                case 0 :        /* turn off */
        dbg("%s: SLOTCTRL %x write cmd %x\n",
            __FUNCTION__, ctrl->cap_base + SLOTCTRL, slot_cmd);
        
-       DBG_LEAVE_ROUTINE
        return rc;
 }
 
        u16 slot_cmd;
        u16 cmd_mask;
                
-       DBG_ENTER_ROUTINE
-
        slot_cmd = 0x0100;
        cmd_mask = PWR_LED_CTRL;
        if (!pciehp_poll_mode) {
 
        dbg("%s: SLOTCTRL %x write cmd %x\n",
            __FUNCTION__, ctrl->cap_base + SLOTCTRL, slot_cmd);
-       DBG_LEAVE_ROUTINE
-       return;
 }
 
 static void hpc_set_green_led_off(struct slot *slot)
        u16 slot_cmd;
        u16 cmd_mask;
 
-       DBG_ENTER_ROUTINE
-
        slot_cmd = 0x0300;
        cmd_mask = PWR_LED_CTRL;
        if (!pciehp_poll_mode) {
        pcie_write_cmd(slot, slot_cmd, cmd_mask);
        dbg("%s: SLOTCTRL %x write cmd %x\n",
            __FUNCTION__, ctrl->cap_base + SLOTCTRL, slot_cmd);
-
-       DBG_LEAVE_ROUTINE
-       return;
 }
 
 static void hpc_set_green_led_blink(struct slot *slot)
        u16 slot_cmd;
        u16 cmd_mask;
        
-       DBG_ENTER_ROUTINE
-
        slot_cmd = 0x0200;
        cmd_mask = PWR_LED_CTRL;
        if (!pciehp_poll_mode) {
 
        dbg("%s: SLOTCTRL %x write cmd %x\n",
            __FUNCTION__, ctrl->cap_base + SLOTCTRL, slot_cmd);
-       DBG_LEAVE_ROUTINE
-       return;
 }
 
 static void hpc_release_ctlr(struct controller *ctrl)
 {
-       DBG_ENTER_ROUTINE 
-
        if (pciehp_poll_mode)
                del_timer(&ctrl->poll_timer);
        else
         */
        if (atomic_dec_and_test(&pciehp_num_controllers))
                destroy_workqueue(pciehp_wq);
-
-       DBG_LEAVE_ROUTINE
 }
 
 static int hpc_power_on_slot(struct slot * slot)
        u16 slot_status;
        int retval = 0;
 
-       DBG_ENTER_ROUTINE 
-
        dbg("%s: slot->hp_slot %x\n", __FUNCTION__, slot->hp_slot);
 
        /* Clear sticky power-fault bit from previous power failures */
        dbg("%s: SLOTCTRL %x write cmd %x\n",
            __FUNCTION__, ctrl->cap_base + SLOTCTRL, slot_cmd);
 
-       DBG_LEAVE_ROUTINE
-
        return retval;
 }
 
        u16 cmd_mask;
        int retval = 0;
 
-       DBG_ENTER_ROUTINE 
-
        dbg("%s: slot->hp_slot %x\n", __FUNCTION__, slot->hp_slot);
 
        slot_cmd = POWER_OFF;
        dbg("%s: SLOTCTRL %x write cmd %x\n",
            __FUNCTION__, ctrl->cap_base + SLOTCTRL, slot_cmd);
 
-       DBG_LEAVE_ROUTINE
-
        return retval;
 }
 
        u32     lnk_cap;
        int retval = 0;
 
-       DBG_ENTER_ROUTINE 
-
        retval = pciehp_readl(ctrl, LNKCAP, &lnk_cap);
        if (retval) {
                err("%s: Cannot read LNKCAP register\n", __FUNCTION__);
 
        *value = lnk_speed;
        dbg("Max link speed = %d\n", lnk_speed);
-       DBG_LEAVE_ROUTINE 
+
        return retval;
 }
 
        u32     lnk_cap;
        int retval = 0;
 
-       DBG_ENTER_ROUTINE 
-
        retval = pciehp_readl(ctrl, LNKCAP, &lnk_cap);
        if (retval) {
                err("%s: Cannot read LNKCAP register\n", __FUNCTION__);
 
        *value = lnk_wdth;
        dbg("Max link width = %d\n", lnk_wdth);
-       DBG_LEAVE_ROUTINE 
+
        return retval;
 }
 
        int retval = 0;
        u16 lnk_status;
 
-       DBG_ENTER_ROUTINE 
-
        retval = pciehp_readw(ctrl, LNKSTATUS, &lnk_status);
        if (retval) {
                err("%s: Cannot read LNKSTATUS register\n", __FUNCTION__);
 
        *value = lnk_speed;
        dbg("Current link speed = %d\n", lnk_speed);
-       DBG_LEAVE_ROUTINE 
+
        return retval;
 }
 
        int retval = 0;
        u16 lnk_status;
 
-       DBG_ENTER_ROUTINE 
-
        retval = pciehp_readw(ctrl, LNKSTATUS, &lnk_status);
        if (retval) {
                err("%s: Cannot read LNKSTATUS register\n", __FUNCTION__);
 
        *value = lnk_wdth;
        dbg("Current link width = %d\n", lnk_wdth);
-       DBG_LEAVE_ROUTINE 
+
        return retval;
 }
 
        u16 slot_status, slot_ctrl;
        struct pci_dev *pdev;
 
-       DBG_ENTER_ROUTINE
-       
        pdev = dev->port;
        ctrl->pci_dev = pdev;   /* save pci_dev in context */
 
 
        ctrl->hpc_ops = &pciehp_hpc_ops;
 
-       DBG_LEAVE_ROUTINE
        return 0;
 
        /* We end up here for the many possible ways to fail this API.  */
                free_irq(ctrl->pci_dev->irq, ctrl);
 
 abort_free_ctlr:
-       DBG_LEAVE_ROUTINE
        return -1;
 }